特許

J-GLOBAL ID：200903017918887739

半導体パッケージ及びその製造方法並びに半導体装置

発明者： 清水 規良 ,  六川 昭雄 ,  飯島 隆廣
出願人/特許権者： 新光電気工業株式会社
代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2001-254760
公開番号（公開出願番号）：特開2003-068923
出願日： 2001年08月24日
公開日（公表日）： 2003年03月07日
要約：

【要約】【課題】 半導体パッケージにおいて、該パッケージの薄型化を阻害することなく、また製造コストを増大させることなく、デカップリング効果を奏するためのキャパシタ部を内装できるようにする。【解決手段】 絶縁性基材11a,11b,11c上に、キャパシタ部の一方の電極層として供される所要形状にパターニングした配線層12a,12b,12cを形成し、該配線層の表面に、電着法により、キャパシタ部の誘電体層として供される樹脂層13a,13b,13cを形成し、該樹脂層上を含めて絶縁性基材11a,11b,11c上に、キャパシタ部の他方の電極層として供される所要形状にパターニングした配線層14a,14b,14cを形成する。

請求項（抜粋）：

キャパシタ部を内装する半導体パッケージの製造方法であって、絶縁性基材上に、前記キャパシタ部の一方の電極層として供される所要形状にパターニングした第1の配線層を形成する工程と、前記第1の配線層の表面に、電着法により、前記キャパシタ部の誘電体層として供される樹脂層を形成する工程と、前記樹脂層上を含めて前記絶縁性基材上に、前記キャパシタ部の他方の電極層として供される所要形状にパターニングした第2の配線層を形成する工程とを含むことを特徴とする半導体パッケージの製造方法。

IPC (2件)：

H01L 23/12 ,  H05K 3/46

FI (5件)：

H05K 3/46 N ,  H05K 3/46 Q ,  H05K 3/46 S ,  H01L 23/12 B ,  H01L 23/12 P

Fターム (22件)：

5E346AA02 ,  5E346AA12 ,  5E346AA13 ,  5E346AA15 ,  5E346AA17 ,  5E346BB16 ,  5E346BB20 ,  5E346CC04 ,  5E346CC09 ,  5E346CC10 ,  5E346CC21 ,  5E346CC32 ,  5E346DD17 ,  5E346DD24 ,  5E346DD32 ,  5E346EE33 ,  5E346FF07 ,  5E346FF14 ,  5E346FF17 ,  5E346FF18 ,  5E346GG15 ,  5E346HH04

引用特許：

審査官引用 (4件)

• コンデンサ付き回路基板及び該回路基板を用いた多層回路基板
  公報種別：公開公報   出願番号：特願平6-255252   出願人：北陸電気工業株式会社
• フレキシブルプリント配線板及びその製造方法
  公報種別：公開公報   出願番号：特願平6-126183   出願人：松下電器産業株式会社
• コンデンサの形成方法とコンデンサを有する配線基板の作製方法、および配線基板
  公報種別：公開公報   出願番号：特願平11-186563   出願人：大日本印刷株式会社
• 多層回路基板及びその製造方法
  公報種別：公開公報   出願番号：特願平9-216176   出願人：新光電気工業株式会社