特許
J-GLOBAL ID：200903018051829427

窒化ガリウム系半導体装置を製造する方法

発明者：
鍵山 知宏

鍵山 知宏 について


出願人/特許権者：
住友電気工業株式会社

住友電気工業株式会社 について


代理人 (1件)： 長谷川 芳樹 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-054172
公開番号（公開出願番号）：特開2003-257997
出願日： 2002年02月28日
公開日（公表日）： 2003年09月12日
要約：
【要約】【課題】 素子間のリーク電流が低減されたアイソレーション構造を有する半導体装置を製造する方法が提供される。【解決手段】 半導体装置を製造する方法は、(a)基板2上に無機材料からなるマスク6aを形成する工程、(b)マスク6aが形成された後に、一または複数のGa<SB>1-X</SB>Al<SB>X</SB>N(0≦X<1)層8、10、12、14を該基板2上に形成する工程、(c)該Ga<SB>1-X</SB>Al<SB>X</SB>N層8、10、12、14が形成された後にマスク6aを除去する工程とを備える。マスク6aは無機材料からなるので、Ga<SB>1-X</SB>Al<SB>X</SB>N層8、10、12、14の形成工程における成長温度にも耐える。Ga<SB>1-X</SB>Al<SB>X</SB>N層8、10、12、14を形成した後にマスク6aを除去すれば、マスクパターンが無い領域に該Ga<SB>1-X</SB>Al<SB>X</SB>N層16cが残る。
請求項（抜粋）：
窒化ガリウム系半導体装置を製造する方法であって、基板上に無機材料からなるマスクを形成する工程と、前記マスクが形成された後に、前記基板上に一または複数のGa<SB>1-X</SB>Al<SB>X</SB>N(0≦X<1)層を形成する工程と、前記Ga<SB>1-X</SB>Al<SB>X</SB>N層が形成された後に、前記マスクを除去する工程とを備える半導体装置の製造方法。
IPC (3件)：
H01L 21/338 ,  H01L 21/205 ,  H01L 29/812
FI (2件)：
H01L 21/205 ,  H01L 29/80 B
Fターム (37件)：
5F045AA04 ,  5F045AB14 ,  5F045AB17 ,  5F045AC09 ,  5F045AC12 ,  5F045AD11 ,  5F045AD12 ,  5F045AD13 ,  5F045AD14 ,  5F045AD15 ,  5F045AD16 ,  5F045AF04 ,  5F045AF05 ,  5F045AF20 ,  5F045BB07 ,  5F045CA06 ,  5F045DA52 ,  5F045DA57 ,  5F045DB03 ,  5F102FA08 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ10 ,  5F102GL04 ,  5F102GM04 ,  5F102GM07 ,  5F102GS02 ,  5F102GT01 ,  5F102GT03 ,  5F102HC01 ,  5F102HC02 ,  5F102HC11 ,  5F102HC15 ,  5F102HC17 ,  5F102HC19
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM