SiC-MISFET及びその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (6件)：前田弘 , 小山廣毅 , 竹内宏 , 竹内祐二 , 今江克実 , 原田智雄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-381247
公開番号（公開出願番号）：特開2004-193578
出願日： 2003年11月11日
公開日（公表日）： 2004年07月08日
要約：

【課題】高い電流密度のドレイン電流を流すことが可能で、ノーマリーオフの蓄積型SiC-MISFETを提供する。【解決手段】蓄積型SiC-MISFETは、SiC基板1、n型ドリフト層2c、p型のウェル領域3、n型のソース領域4、n型不純物を含み蓄積型チャネル層となるSiCチャネル層5、p型の高濃度コンタクト層9、ゲート絶縁膜6、ゲート電極13などを備えている。そして、n型ドリフト層2cの上面部にp型不純物イオンを部分的に注入して形成され、ウェル領域3よりも高濃度の同導電型不純物を含む部分高濃度注入層7Aが設けられている。【選択図】図1

請求項（抜粋）：

第1導電型不純物を含む本体部を有するSiC体と、上記SiC体内において上記本体部を除く部分に第2導電型不純物を導入して形成されたウェル領域と、上記SiC体内において上記ウェル領域及びSiC体の本体部に跨って設けられた第1導電型不純物を含むチャネル層と、上記チャネル層の上に形成されたゲート絶縁膜と、上記ゲート絶縁膜の上に形成されたゲート電極と、上記SiC体内において上記チャネル層に隣接する領域に、上記ウェル領域に接するように設けられた第1導電型不純物を含むソース領域と、上記SiC体内において上記本体部を挟んで上記ソース領域に対向する領域に設けられたドレイン領域と、上記SiC体における上記チャネル下方に位置する部分に、上記ウェル領域よりも高濃度の第2導電型不純物を注入して設けられた部分高濃度注入層とを備えているSiC-MISFET。

IPC (2件)：

H01L29/78 , H01L21/336

FI (5件)：

H01L29/78 652T , H01L29/78 652E , H01L29/78 652F , H01L29/78 652J , H01L29/78 658A

引用特許：

出願人引用 (1件)

炭化珪素半導体装置
公報種別：公開公報出願番号：特願平11-326933 出願人：株式会社デンソー

前のページに戻る