特許
J-GLOBAL ID：200903015604679195
炭化珪素半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
伊藤 洋二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-326933
公開番号（公開出願番号）：特開2001-144292
出願日： 1999年11月17日
公開日（公表日）： 2001年05月25日
要約：
【要約】【課題】 スーパージャンクションを構成する複数のPN接合が素子部に確実に配置されるようにし、確実にMOSFETの耐圧が得られるようにする。【解決手段】 n+型基板1の主表面1a上に形成され、該主表面1a上において複数のn型層2と複数のp型層3とが交互に配置されて形成された複数のPN接合からなるスーパージャンクションを備え、スーパージャンクションを構成するn型層2及びp型層3が、n+型基板1の主表面1a全面に形成されるようにする。このように、スーパージャンクションがn+型基板1の主表面1a全面に形成されるようにすれば、マスクずれ等によってスーパージャンクションの形成位置がずれても、必ずp型ベース領域5やn型ソース領域6の下にスーパージャンクションが形成されるため、確実にMOSFETの耐圧を得ることができる。
請求項（抜粋）：
主表面(1a)及び該主表面と反対面(1b)である裏面を有し、炭化珪素よりなる第1導電型の半導体基板(1)と、前記半導体基板の前記主表面上に形成され、該主表面上において複数の第1導電型層(2)と複数の第2導電型層(3)とが交互に配置されて形成された複数のPN接合からなるスーパージャンクションと、前記スーパージャンクションの上に形成され、前記半導体基板よりも高抵抗な炭化珪素よりなる第1導電型の半導体層(4)と、前記半導体層の表層部の所定領域に形成され、所定深さを有する第2導電型のベース領域(5)と、前記ベース領域の表層部の所定領域に形成され、該ベース領域の深さよりも浅い第1導電型のソース領域(6)と、前記ベース領域のうち、前記半導体層及び前記ソース領域に挟まれた部分の上に形成されたゲート絶縁膜(8)と、前記ゲート絶縁膜の上に形成されたゲート電極(9)と、前記ベース領域及び前記ソース領域に接触するように形成されたソース電極(10)と、前記半導体基板の前記裏面に形成されたドレイン電極(11)とを備え、前記スーパージャンクションを構成する前記第1導電型層及び前記第2導電型層は、前記半導体基板の前記主表面全面に形成されていることを特徴とする炭化珪素半導体装置。
IPC (3件)：
H01L 29/78 652
, H01L 29/78
, H01L 29/80
H01L 29/78 652 H
, H01L 29/78 652 P
, H01L 29/78 652 T
, H01L 29/80 V
5F102FA01
, 5F102FB01
, 5F102GB04
, 5F102GC07
, 5F102GD04
, 5F102GD10
, 5F102GJ02
, 5F102GL02
, 5F102GR06
