特許
J-GLOBAL ID：200903018284589655

スイッチトキャパシタ増幅回路

発明者：
吉澤 浩和

吉澤 浩和 について


出願人/特許権者：
セイコーインスツルメンツ株式会社

セイコーインスツルメンツ株式会社 について


代理人 (1件)： 松下 義治
公報種別：公開公報
出願番号（国際出願番号）：特願2003-007857
公開番号（公開出願番号）：特開2004-222018
出願日： 2003年01月16日
公開日（公表日）： 2004年08月05日
要約：
【課題】従来のスイッチトキャパシタ増幅回路では入力電圧それ自身がオフセットDN圧をもつとき、そのオフセット電圧を増幅してしまうという欠点をもっていた。本発明はオフセット電圧の影響を低減可能なスイッチトキャパシタ増幅回路を提供する。【解決手段】サンプリングフェーズにおいて入力端子に接続される容量を、リセットフェーズにおいて参照電圧に接続し、この参照電圧とスイッチに与えられる基準電圧との差を制御する構成をとることにより、入力信号に含まれるオフセット電圧をキャンセルすることができる。【選択図】 図1
請求項（抜粋）：
第1の入力信号が入力される第1の入力端子と、 第2の入力信号が入力される第2の入力端子と、 前記第1の入力端子の出力に基づいた信号が入力される第1の容量と、 前記第2の入力端子の出力に基づいた信号が入力される第2の容量と、 前記第1の容量の出力に基づいた信号と前記第2の出力に基づいた信号を比較し、信号を出力する演算増幅器と、 前記第1及び第2の容量に電荷を供給する第1の参照電圧が印加される第1の参照電圧端子と、 前記第1及び第2の容量に電荷を供給する第2の参照電圧が印加される第2の参照電圧端子と、を有し、 前記第1の参照電圧と第2の参照電圧の電圧値の差が、前記第1の入力端子と前記第2の入力端子間のオフセット電圧に一致するように、前記第1又は2の参照電圧の一方又は両方を調整することを特徴とするスイッチトキャパシタ増幅回路。
IPC (2件)：
H03F3/34 ,  H03F3/45
FI (2件)：
H03F3/34 A ,  H03F3/45 B
Fターム (14件)：
5J500AA01 ,  5J500AA12 ,  5J500AA25 ,  5J500AA47 ,  5J500AC13 ,  5J500AF00 ,  5J500AH29 ,  5J500AH38 ,  5J500AK01 ,  5J500AK02 ,  5J500AM08 ,  5J500AM11 ,  5J500AT04 ,  5J500AT06
引用特許：
出願人引用 (2件) 審査官引用 (2件)

前のページに戻る

TOP

BOTTOM