特許
J-GLOBAL ID：200903018357607118

DMA制御付FIFO、並びに、それを用いたDMA転送システム及び方法

発明者：
嶋崎 育男

嶋崎 育男 について


出願人/特許権者：
シャープ株式会社

シャープ株式会社 について


代理人 (1件)： 安田 啓之 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-134394
公開番号（公開出願番号）：特開2000-322375
出願日： 1999年05月14日
公開日（公表日）： 2000年11月24日
要約：
【要約】【課題】 データバス幅が異なるバスのデータ転送速度の違いを吸収して、高速で効率の良いデータ転送を行う。【解決手段】 一方が32bitデータバス105に、他方が16bitデータバス109に接続されている2つの32バイトのFIFOとDMA制御機能を含むFIFO制御部を持つDMA制御付FIFO107は、DMA要求(REQ-B)により、I/Oデバイス108から一方のFIFOにDMA転送にてデータを受信する。他方のFIFOは、1回のDMA転送バースト長分のデータを受信した後、一方のFIFOに受信データをロードする。一方のFIFOがデータを受け取った後、DMA制御付FIFO107からのDMA要求(REQ-A)により、DMAC104は、一方のFIFOからDMA転送にてデータを受信する。一方のFIFOがDMAC104にデータを送信しているのと同時に、I/Oデバイス108が他方のFIFOに次のデータを送信する。
請求項（抜粋）：
同一バス上のビット幅の異なるデバイス間のDMAによるデータ転送において、前記デバイス間をDMA制御機能を内蔵したビット幅の変換可能な双方向FIFOにより中継することを特徴とするDMA転送方式。
IPC (3件)：
G06F 13/28 310 ,  G06F 13/36 320 ,  G06F 13/38 310
FI (3件)：
G06F 13/28 310 J ,  G06F 13/36 320 B ,  G06F 13/38 310 A
Fターム (13件)：
5B061BA03 ,  5B061DD06 ,  5B061DD09 ,  5B061DD11 ,  5B061FF03 ,  5B061GG02 ,  5B061GG06 ,  5B061PP05 ,  5B061RR03 ,  5B077AA23 ,  5B077BB05 ,  5B077DD07 ,  5B077MM02
引用特許：
審査官引用 (2件)
  • 特開昭61-166663
  • バッファメモリ回路
    公報種別：公開公報   出願番号：特願平5-326235   出願人：安藤電気株式会社

前のページに戻る

TOP

BOTTOM