特許

J-GLOBAL ID：200903018493085494

半導体装置の製造方法

発明者： 大野 純一
出願人/特許権者： 新電元工業株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2001-357123
公開番号（公開出願番号）：特開2003-158092
出願日： 2001年11月22日
公開日（公表日）： 2003年05月30日
要約：

【要約】【課題】 溝部14を埋めるシリコン膜13,15の抵抗率を小さくし併せて、そのばらつきをなくし、空隙の発生をなくす半導体装置の製造方法を提供する。【解決手段】 溝部14を有する半導体基板10の表面に酸化膜11、12を形成する第一の工程と、シリコン化合物ガスとボロン化合物ガスを混入した反応ガスの熱分解により、所定の濃度のボロン不純物を含有する第一のシリコン膜13を堆積する第二の工程と、シリコン化合物ガスとボロン化合物ガスを混入した反応ガスの熱分解により、第一のシリコン膜13上に前記所定のボロン濃度とは異なる所定のボロン不純物を含有する第二のシリコン膜15を堆積する工程とシリコン膜13,15におけるボロン不純物濃度を平均化する熱処理工程とを備えたことを特徴とする半導体装置の製造方法である。

請求項（抜粋）：

溝部を有する半導体基板表面に所定のシリコン酸化膜を形成する第一の工程と、モノシランガスとジボランガスを混入した反応ガスの熱分解により所定の濃度のボロン不純物を含有する第一のシリコン膜を堆積する第二の工程と、高次シランガスとジボランガスを混入した反応ガスの熱分解により前記第一のシリコン膜上に前記所定のボロン濃度とは異なる所定のボロン不純物を含有する第二のシリコン膜を堆積する第三の工程と、熱処理によって前記第一のシリコン膜と前記第二のシリコン膜における不純物濃度を平均化する第四の工程とを備えたことを特徴とする半導体装置の製造方法。

IPC (7件)：

H01L 21/285 ,  H01L 21/205 ,  H01L 21/28 301 ,  H01L 21/336 ,  H01L 29/78 ,  H01L 29/78 653 ,  H01L 29/78 655

FI (7件)：

H01L 21/285 C ,  H01L 21/205 ,  H01L 21/28 301 A ,  H01L 29/78 653 A ,  H01L 29/78 655 Z ,  H01L 29/78 301 V ,  H01L 29/78 658 E

Fターム (34件)：

4M104BB40 ,  4M104CC05 ,  4M104DD45 ,  4M104DD57 ,  4M104DD78 ,  4M104FF01 ,  4M104GG09 ,  4M104GG18 ,  5F045AB03 ,  5F045AC01 ,  5F045AC19 ,  5F045AD09 ,  5F045AE13 ,  5F045BB16 ,  5F045BB19 ,  5F140AA00 ,  5F140AA01 ,  5F140AC01 ,  5F140AC24 ,  5F140BA01 ,  5F140BE07 ,  5F140BE11 ,  5F140BF01 ,  5F140BF04 ,  5F140BF32 ,  5F140BF37 ,  5F140BF43 ,  5F140BG28 ,  5F140BG31 ,  5F140BG33 ,  5F140BG37 ,  5F140BG44 ,  5F140BG45 ,  5F140CE05

引用特許：

出願人引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平7-133970   出願人：日本電気株式会社