特許

J-GLOBAL ID：200903018507770306

ビット線プリチャージ電流制限器付ダイナミックRAM

発明者： トシアキ・キリハタ ,  シュウソウ・フジイ ,  ヨージ・ワタナベ
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション ,  株式会社東芝
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-039192
公開番号（公開出願番号）：特開平8-263983
出願日： 1996年02月27日
公開日（公表日）： 1996年10月11日
要約：

【要約】【課題】 スタンバイ電流の小さい低電力ダイナミックRAMを提供する【解決手段】 フォルト・トレランスなDRAM設計は、クロス・フェイル16が発生した場合の電流の流れを最少にする。ビット線プリチャージ等価回路14に、ビット線プリチャージ電流制限器TP1が設けられる。ビット線プリチャージ電流制限器TP1は、単純かつ効果的であり、実装のためのシリコン領域をほとんど必要としない。電流制限器は、リファレンス・セルを必要とせずに不良ビット線BLに対して自己限流する。

請求項（抜粋）：

低電力ダイナミックRAMにおいて、複数のワード線及び複数の相補的ビット線ペアと、前記相補的ビット線ペアをプリチャージするためのプリチャージ電圧ソースと、前記プリチャージ電圧ソースに接続され、各前記複数の相補的ビット線ペアをプリチャージする複数のプリチャージ等価回路と、前記相補的ビット線ペアに流れるプリチャージ電流をプリチャージ電流制限値に制限することにより、クロス・フェイルによるビット線とワード線間の短絡時に流れる電流を前記プリチャージ電流制限値に制限する電流制限手段と、を有する低電力ダイナミックRAM。

引用特許：

審査官引用 (1件)

• DRAM用保持電圧回路及びビット線クランプ回路とその方法
  公報種別：公開公報   出願番号：特願平4-263046   出願人：日鉄セミコンダクター株式会社, ユナイテッドメモリーズインコーポレイテッド