特許
J-GLOBAL ID：200903018610370154

複数の入力ポートから出力ポートにデータパケットをスケジューリングする方法

発明者：
ジョロエン ウェレン

ジョロエン ウェレン について


出願人/特許権者：
ルーセント テクノロジーズ インコーポレイテッド

ルーセント テクノロジーズ インコーポレイテッド について


代理人 (1件)： 三俣 弘文
公報種別：公開公報
出願番号（国際出願番号）：特願2001-376145
公開番号（公開出願番号）：特開2002-217962
出願日： 2001年12月10日
公開日（公表日）： 2002年08月02日
要約：
【要約】【課題】 特定の優先順位に従って大量の待ち行列のパケットをスケジューリングする方法とシステムを提供すること。【解決手段】 本発明の方法は、データパケットを複数の仮想出力待ち行列にいれるステップと、前記複数の仮想出力待ち行列をスケジューリングするステップとからなる。前記ステップは、スケジューリング・ツリーにより、前記出力ポートのうちの1つに関連する仮想出力待ち行列を並列状態にスケジューリングするステップを含む。前記スケジューリング・ツリーは、比較層を有し、前記比較層は、並列状態にある前記関連する仮想出力待ち行列から受領したリクエストを対形式で比較するステップと、より高い優先順位のリクエストをより高いレベルの比較層に送るステップとを有する。前記ステップは、スケジューリングされた仮想出力待ち行列を示す1個のリクエストが残るまで行われる。
請求項（抜粋）：
複数の入力ポート(11...1i)から出力ポート(31...3o)へデータパケットをスケジューリングする方法において、(A) データパケットを複数の仮想出力待ち行列(61...6n)内に記憶するステップと、前記仮想出力待ち行列(61...6n)は、出力ポート(31...3o)の特定の1つに向けられたデータパケットを、複数の入力ポート(11...1i)のうちの1つの入力ポートから記憶し、(B) 前記複数の仮想出力待ち行列(61...6n)をスケジューリングするステップと、からなり前記(B)ステップは、(B1) スケジューリング・ツリー(10)手段により、前記出力ポート(31...3o)のうちの1つに関連する仮想出力待ち行列(61...6n)を並列状態にスケジューリングするステップを含み、前記スケジューリング・ツリー(10)は、比較層を有し、前記比較層は、(C) 並列状態にある前記関連する仮想出力待ち行列(61...6n)から受領したリクエストを対形式で比較するステップと、(D) より高い優先順位のリクエストをより高いレベルの比較層に送るステップと、前記ステップは、データパケットを関連する出力ポート(31...3o)に送信するために、スケジューリングされた仮想出力待ち行列(61...6n)を示す1個のリクエストが残るまで行われることを特徴とする複数の入力ポートから出力ポートにデータパケットをスケジューリングする方法。
IPC (2件)：
H04L 12/56 200 ,  H04L 12/44
FI (2件)：
H04L 12/56 200 C ,  H04L 12/44 D
Fターム (11件)：
5K030GA01 ,  5K030HA08 ,  5K030KA03 ,  5K030LA03 ,  5K030LC01 ,  5K033AA02 ,  5K033CB06 ,  5K033CB17 ,  5K033CC01 ,  5K033DA15 ,  5K033DB13
引用特許：
審査官引用 (4件)
全件表示
引用文献：
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM