特許

J-GLOBAL ID：200903018683634974

電極基板及び電気光学装置並びに電極基板の製造方法及び電気光学装置の製造方法

発明者： 藤川 紳介
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-318799
公開番号（公開出願番号）：特開2001-135640
出願日： 1999年11月09日
公開日（公表日）： 2001年05月18日
要約：

【要約】【課題】 アルミニウムを材料とする配線を有する電極基板及び電気光学装置の製造方法において、配線欠陥のない電極基板、表示欠陥がなく表示特性の良い電気光学装置を得る。【解決手段】 基板上60に、半導体層1、これを覆うようにBHFによるエッチングレートが4nm/秒以下のゲート絶縁膜2を形成し、ゲート絶縁膜2上にチタン膜34、アルミニウムを含む膜35、窒化チタン膜36を順次成膜する。その後、チタン膜34とアルミニウムを含む膜35、窒化チタン膜36との積層膜をパターニングして配線33を得る。このようにゲート絶縁膜の膜質を限定することによりチタン膜の結晶配向状態を制御し、結晶方位(111)面に優先配向した結晶性の良い平坦なアルミニウム膜35を成膜できヒロック発生が抑制された配線を得ることができる。

請求項（抜粋）：

基板と、前記基板上に配置され、緩衝フッ酸溶液に対するエッチングレートが4nm/秒以下である酸化ケイ素膜と、前記酸化ケイ素膜上に配置され、チタン層上にアルミニウムを含む層を積層した配線を具備することを特徴とする電極基板。

IPC (5件)：

H01L 21/3205 ,  G02F 1/1365 ,  G09F 9/00 342 ,  G09F 9/30 330 ,  H01L 29/786

FI (5件)：

G09F 9/00 342 Z ,  G09F 9/30 330 Z ,  H01L 21/88 R ,  G02F 1/136 500 ,  H01L 29/78 612 C

Fターム (125件)：

2H092JA25 ,  2H092JA29 ,  2H092JA38 ,  2H092JA42 ,  2H092JA44 ,  2H092JB13 ,  2H092JB23 ,  2H092JB32 ,  2H092JB33 ,  2H092JB38 ,  2H092JB57 ,  2H092JB63 ,  2H092JB69 ,  2H092KA04 ,  2H092KA07 ,  2H092KA16 ,  2H092KA18 ,  2H092MA05 ,  2H092MA08 ,  2H092MA14 ,  2H092MA15 ,  2H092MA16 ,  2H092MA18 ,  2H092MA19 ,  2H092MA20 ,  2H092MA27 ,  2H092MA28 ,  2H092MA35 ,  2H092MA37 ,  2H092MA41 ,  2H092NA15 ,  2H092NA25 ,  2H092NA29 ,  2H092NA30 ,  2H092PA06 ,  5C094AA23 ,  5C094AA31 ,  5C094AA42 ,  5C094AA43 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA09 ,  5C094DA13 ,  5C094DA15 ,  5C094DB01 ,  5C094DB04 ,  5C094EA04 ,  5C094EA05 ,  5C094EA10 ,  5C094EB02 ,  5C094FA02 ,  5C094FB02 ,  5C094FB12 ,  5C094FB14 ,  5C094FB15 ,  5C094GB10 ,  5C094JA08 ,  5C094JA20 ,  5F033GG04 ,  5F033HH09 ,  5F033HH18 ,  5F033HH33 ,  5F033HH38 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ18 ,  5F033JJ38 ,  5F033KK04 ,  5F033KK08 ,  5F033KK18 ,  5F033LL07 ,  5F033MM08 ,  5F033PP15 ,  5F033PP16 ,  5F033QQ09 ,  5F033QQ37 ,  5F033RR04 ,  5F033SS04 ,  5F033SS15 ,  5F033VV06 ,  5F033VV15 ,  5F033WW00 ,  5F033WW02 ,  5F033XX01 ,  5F033XX16 ,  5F033XX31 ,  5F110AA30 ,  5F110BB02 ,  5F110DD02 ,  5F110DD13 ,  5F110EE01 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE15 ,  5F110EE44 ,  5F110FF02 ,  5F110FF05 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL04 ,  5F110HL22 ,  5F110HL23 ,  5F110HL26 ,  5F110HM15 ,  5F110NN23 ,  5F110NN72 ,  5F110PP03 ,  5G435AA14 ,  5G435AA16 ,  5G435AA17 ,  5G435BB12 ,  5G435CC09 ,  5G435HH12 ,  5G435HH13 ,  5G435HH14 ,  5G435KK05

引用特許：

審査官引用 (2件)

• 酸化シリコン膜形成法及び多層配線形成法
  公報種別：公開公報   出願番号：特願平9-043020   出願人：ヤマハ株式会社
• トップゲート型薄膜トランジスタ、及びその製造方法
  公報種別：公開公報   出願番号：特願平10-118386   出願人：松下電器産業株式会社