特許
J-GLOBAL ID:200903018771941445
半導体装置
発明者:
出願人/特許権者:
代理人 (1件):
宮井 暎夫
公報種別:公開公報
出願番号(国際出願番号):特願平10-181885
公開番号(公開出願番号):特開2000-021987
出願日: 1998年06月29日
公開日(公表日): 2000年01月21日
要約:
【要約】【課題】 内部論理回路領域と外側の入出力セル群とを容易に接続する。【解決手段】 外部装置との間で信号の授受を行うための複数の入出力セル群10,20を、内部論理回路領域31を多重に包囲するように各々方形環状配置し、内側および外側の入出力セル群10,20の各々に、ボンディングパッド14,24を設けるとともに、内部に入出力素子・保護素子形成領域が設けられてガードバンド12,13として機能する方形環状の電源配線をボンディングパッド14,24より内部論理回路領域31側に配置し、内側の入出力セル群10を内部論理回路領域31と外側の入出力セル群20との間の配線51を行うためのスペース42を設けた状態に配置するとともに、内側の入出力セル群10と外側の入出力セル群20を内部論理回路領域31と外側の入出力セル群20との間の配線51を行うためのスペース42を設けた状態に配置している。
請求項(抜粋):
外部装置との間で信号の授受を行うための複数の入出力セル群を、内部論理回路領域を多重に包囲するように各々環状配置した半導体装置であって、前記複数の入出力セル群のうちの内側および外側の入出力セル群に前記外部装置との間で信号の授受を行うためのボンディングパッドを設け、前記内側の入出力セル群の前記ボンディングパッドより前記内部論理回路領域側に第1のガードバンドを配置し、前記内側の入出力セル群を前記内部論理回路領域と前記外側の入出力セル群との間の配線を行うための第1のスペースを設けた状態に配置し、前記内側の入出力セル群と前記外側の入出力セル群とを、前記内部論理回路領域と前記外側の入出力セル群との間の配線を行うための第2のスペースを設けた状態に配置したことを特徴とする半導体装置。
IPC (3件):
H01L 21/82
, H01L 27/04
, H01L 21/822
FI (2件):
H01L 21/82 P
, H01L 27/04 H
Fターム (19件):
5F038BH09
, 5F038BH10
, 5F038CA03
, 5F038CA10
, 5F038CD02
, 5F038CD05
, 5F038CD18
, 5F038DF01
, 5F038EZ20
, 5F064DD05
, 5F064DD10
, 5F064DD13
, 5F064DD15
, 5F064DD26
, 5F064DD32
, 5F064DD42
, 5F064DD50
, 5F064EE33
, 5F064EE52
引用特許:
審査官引用 (4件)
-
特開平4-127556
-
半導体集積回路
公報種別:公開公報
出願番号:特願平3-285795
出願人:日本電気アイシーマイコンシステム株式会社
-
特開昭62-169463
前のページに戻る