五酸化タンタルからなるMISキャパシタの製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：作田康夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-369449
公開番号（公開出願番号）：特開2003-168744
出願日： 2001年12月04日
公開日（公表日）： 2003年06月13日
要約：

【要約】【課題】粗面化シリコン電極の粒状シリコン結晶粒が40nm以下になる場合についてのキャパシタの静電容量の増大とリーク電流の減少をはかる。【解決手段】五酸化タンタル膜の二段階形成と、結晶化熱処理温度の低温化によって粒状シリコン結晶粒の平均粒径よりも大きい五酸化タンタル結晶粒を形成することと、界面SiON膜厚制御を行う。【効果】本発明によれば、微細化しても十分な静電容量と低いリーク電流特性を示すキャパシタを構成できる。

請求項（抜粋）：

メモリセル選択用トランジスタとこれに直列に接続された情報蓄積用キャパシタとでメモリセルを構成し、上方に開口部を有する筒型の多結晶シリコン膜と多結晶シリコン膜の表面に形成された40nm以下の平均粒径を有する粒状シリコン結晶とからなる粗面化した多結晶シリコン下部電極、およびタンタルを主成分とする第1の誘電体膜と、下部電極と第一の誘電体膜に挟まれた第2の誘電体膜を有するキャパシタ絶縁膜、およびキャパシタ絶縁膜を挟み、前記下部電極に対向して形成された上部電極を備えた前記情報蓄積用キャパシタを、前記メモリセル選択用トランジスタの上部に配置したDRAMを有する半導体集積回路装置の製造方法であって、前記情報蓄積用キャパシタを、(a)メモリセルトランジスタ形成後に絶縁膜を堆積し、開口して溝を形成する工程、(b)前記溝の内部に非晶質シリコン膜を形成する工程、(c)前記非晶質シリコン膜の表面に粒状シリコン結晶を形成する工程、(d)前記粒状シリコン結晶の表面にリンを導入する工程、(e)前記リンを導入した表面に前記第2の誘電体膜を形成する工程、(f)前記第2の誘電体膜表面に第1層目の非晶質五酸化タンタル膜を形成する工程、(g)前記非晶質五酸化タンタル膜を700°C以上かつ740°C以下の酸化性雰囲気で結晶化させる工程、(h)前記結晶化五酸化タンタル膜の上部に第2層目の非晶質五酸化タンタル膜を形成する工程、(i)前記2第層目の非晶質五酸化タンタル膜を700°C以上かつ740°C以下の酸化性雰囲気で結晶化させる工程、(j)前記第2層目の結晶化五酸化タンタル膜の上部に前記溝を埋めるように上部電極を堆積する工程とを含むことを特徴とする半導体集積回路装置の製造方法。

IPC (3件)：

H01L 21/8242 , H01L 21/316 , H01L 27/108

FI (3件)：

H01L 21/316 M , H01L 27/10 651 , H01L 27/10 621 C

Fターム (27件)：

5F058BA11 , 5F058BC08 , 5F058BD01 , 5F058BF01 , 5F058BF04 , 5F058BF23 , 5F058BF27 , 5F058BF54 , 5F058BH03 , 5F058BJ04 , 5F083AD24 , 5F083AD48 , 5F083AD62 , 5F083GA29 , 5F083JA02 , 5F083JA04 , 5F083JA05 , 5F083JA06 , 5F083JA19 , 5F083JA33 , 5F083JA40 , 5F083MA06 , 5F083MA17 , 5F083PR12 , 5F083PR15 , 5F083PR21 , 5F083PR33

引用特許：

審査官引用 (1件)

半導体装置ならびにその製造方法および製造装置
公報種別：公開公報出願番号：特願平10-173607 出願人：株式会社日立製作所

前のページに戻る