特許
J-GLOBAL ID:200903018876669040

二出力チョッパ回路

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平11-091277
公開番号(公開出願番号):特開2000-287441
出願日: 1999年03月31日
公開日(公表日): 2000年10月13日
要約:
【要約】【課題】単出力のチョッパを二出力にする場合に部品点数の増加を最小限に抑制する方法を提供する。【解決手段】入力電源1に並列にインダクタ4と第一のスイッチ素子3の直列回路を接続し、第一のスイッチ素子3に並列に第一の整流素子3と第一のコンデンサ8の直列回路を並列に接続したチョッパ回路において、入力電源1とインダクタ4の間に第二のスイッチ素子2を接続し、第二の整流素子7と第二のコンデンサ9の直列回路をインダクタ4と第一のスイッチ素子3の直列回路に並列に接続することにより、課題を解決する。
請求項(抜粋):
入力電源1に並列にインダクタ4と第一のスイッチ素子3の直列回路を接続し、前記第一のスイッチ素子3に並列に第一の整流素子6と第一のコンデンサ8の直列回路を並列に接続したチョッパ回路において、前記入力電源1と前記インダクタ4の間に第二のスイッチ素子2を接続し、第二の整流素子7と第二のコンデンサ9の直列回路を前記インダクタ4と第一のスイッチ素子3の直列回路に並列に接続したことを特徴とする二出力チョッパ回路。
FI (2件):
H02M 3/155 W ,  H02M 3/155 V
Fターム (6件):
5H730AA15 ,  5H730BB14 ,  5H730BB15 ,  5H730BB57 ,  5H730DD04 ,  5H730EE61
引用特許:
審査官引用 (8件)
全件表示

前のページに戻る