特許
J-GLOBAL ID：200903018914658014
半導体記憶装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-100122
公開番号（公開出願番号）：特開平9-288888
出願日： 1996年04月22日
公開日（公表日）： 1997年11月04日
要約：
【要約】【課題】 シェアードセンスアンプ構成の半導体記憶装置を用いてページヒット率の高い主記憶を実現する。【解決手段】 センスアンプ帯(SA♯1〜SA♯N)を共有するように配置されるメモリブロック(MB♯0〜MB♯N)それぞれに共通に設けられて内部データの伝達を行なうグローバルIOバス(GIOB)と、メモリブロックそれぞれに対応して配置されるローカルIOバス線(LIOn,/LIOn)の接続制御を、列選択動作に関連する信号(φCD)に基づいて作成する。メモリブロックをそれぞれ独立に駆動することにより、各メモリブロックをバンクとして利用することができ、また1つのメモリブロック活性時において他のメモリブロックへアクセスする場合においても、グローバルIOバス上でのデータの衝突は防止される。
請求項（抜粋）：
各々が行列状に配列される複数のメモリセルを有する複数メモリブロックを有するメモリアレイ、前記複数のメモリブロック各々に対応して設けられ、各々が対応のメモリブロックの選択列とデータの授受を行なうための複数のローカル入出力バス、前記複数のメモリブロックに共通に設けられるグローバル入出力バス、前記複数のメモリブロック各々に対応して設けられ、第1のバンクアドレスと動作モード指示信号とに応答して選択的にかつ互いに独立に活性化され、活性化時対応のメモリブロックの活性化を行なうためのバンク活性化手段、前記複数のローカル入出力バスの各々と前記グローバル入出力バスとの間に設けられ、活性化時対応のローカル入出力バスと前記グローバル入出力バスとを電気的に接続するための複数のバンク選択スイッチ、および列選択動作指示信号と前記列選択動作指示信号と同時に与えられるバンクアドレス信号とに応答して、前記同時に与えられるバンクアドレス信号が指定するメモリブロックに対応して設けられるローカル入出力バスのバンク選択スイッチを活性化するためのバンク選択制御手段を備える、半導体記憶装置。
FI (2件)：
G11C 11/34 362 C
, G11C 11/34 362 H
