特許

J-GLOBAL ID：200903018972549268

低電力情報処理装置

発明者： 西井 修 ,  宮▲崎▼ 祐行 ,  伊藤 清男
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 作田 康夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-307990
公開番号（公開出願番号）：特開2000-214967
出願日： 1999年10月29日
公開日（公表日）： 2000年08月04日
要約：

【要約】【課題】 情報処理の動作時のサブスレッショルドリーク電流を削減する。【解決手段】 判定回路(命令デコーダ(202,203,204))は命令信号(201)を入力とする。回路ブロック(208,209,210)の使用情報に基づきリーク電流の大小に関する動作モード信号(205,206,207)を出力する。【効果】 使用されない回路ブロックでのサブスレッショルドリーク電流を削減する。

請求項（抜粋）：

命令セットに含まれる命令信号によって選択的に使用される複数の回路ブロックと、上記複数の回路ブロックのそれぞれに対応して設けられ、上記命令信号をデコードして対応する回路ブロックが上記命令信号で使用されるか否かを判定する複数の判定回路とを有し、上記複数の回路ブロックは、第1電位と第2電位との間に直列接続された第1PチャネルMOSFET及び第1NチャネルMOSFETからなる相補形MOSFETを含み、上記回路ブロックは、上記命令信号で使用される場合には第1動作状態に、上記命令信号で使用されない場合には第2動作状態とされ、上記第1動作状態において、上記第1PチャネルMOSFETまたは上記第1NチャネルMOSFETのゲート・ソース間電圧を0Vとした場合に、上記相補形MOSFETの直列結合されたソース・ドレイン経路に第1電流が流れ、上記第2動作状態において、上記第1PチャネルMOSFETまたは上記第1NチャネルMOSFETのゲート・ソース間電圧を0Vとした場合に、上記相補形MOSFETの直列結合されたソース・ドレイン経路に上記第1電流よりも小さな第2電流が流れることを特徴とする情報処理装置。

IPC (3件)：

G06F 1/32 ,  G06F 9/30 310 ,  G06F 15/78 510

FI (3件)：

G06F 1/00 332 Z ,  G06F 9/30 310 A ,  G06F 15/78 510 P

引用特許：

審査官引用 (3件)

• 低消費電力マイクロプロセッサ
  公報種別：公開公報   出願番号：特願平8-170917   出願人：松下電器産業株式会社
• 半導体集積回路
  公報種別：公開公報   出願番号：特願平4-345901   出願人：株式会社日立製作所
• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平9-106877   出願人：富士通株式会社