特許

J-GLOBAL ID：200903019051856501

半導体チップ及び半導体モジュール

発明者： 長谷川 武裕
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-193014
公開番号（公開出願番号）：特開2003-007836
出願日： 2001年06月26日
公開日（公表日）： 2003年01月10日
要約：

【要約】【課題】 論理回路部とメモリマクロ部を同一基板に備えた混載型の半導体チップにおいて、ヒューズ素子群の存在による配線やバンプの配置の制約をなくす。【解決手段】 電極パッドを有する半導体チップの場合は、チップ平面上において、ヒューズ素子群を、電極パッド列の外側であって、チップのいずれかの辺に沿った領域に配置する。電極パッドを有さずバンプを有する半導体チップの場合は、チップ平面上において、論理回路部及びメモリマクロ部の上方に形成されるバンプ形成領域の外側であって、チップのいずれかの辺に沿った領域に配置する。

請求項（抜粋）：

チップ平面に形成された論理回路部と、前記チップと同一のチップ上に形成され、欠陥セル救済のための冗長メモリセルを備えた、少なくとも一つのメモリマクロ部と、前記論理回路部および前記メモリマクロ部の外周囲に備えられた電極パッド列と、前記論理回路部、前記メモリマクロ部および前記電極パッド列の外側であって、該チップのいずれかの辺に沿った領域に配置された、前記欠陥セルのアドレスを記憶する少なくとも一つのヒューズ素子群とを有する半導体チップ。

IPC (4件)：

H01L 21/822 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 27/10 495

FI (6件)：

H01L 27/10 495 ,  H01L 27/04 U ,  H01L 21/82 R ,  H01L 21/82 P ,  H01L 21/82 F ,  H01L 27/04 E

Fターム (22件)：

5F038BE07 ,  5F038CA03 ,  5F038CA05 ,  5F038CA06 ,  5F038CA07 ,  5F038CA10 ,  5F038CD02 ,  5F038CD05 ,  5F038CD09 ,  5F038DF05 ,  5F038DF11 ,  5F038EZ20 ,  5F064BB13 ,  5F064DD14 ,  5F064DD50 ,  5F064FF02 ,  5F064FF26 ,  5F064FF42 ,  5F083ZA10 ,  5F083ZA12 ,  5F083ZA23 ,  5F083ZA29

引用特許：

審査官引用 (4件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願2000-338875   出願人：三菱電機株式会社, 三菱電機エンジニアリング株式会社
• 半導体装置及び半導体チップ上レイアウト設計方法
  公報種別：公開公報   出願番号：特願平10-284632   出願人：富士通株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平9-348145   出願人：日本電気アイシーマイコンシステム株式会社
• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平4-100809   出願人：株式会社日立製作所