特許
J-GLOBAL ID:200903019081797178

トランジスタ回路

発明者:
出願人/特許権者:
代理人 (1件): ▲柳▼川 信
公報種別:公開公報
出願番号(国際出願番号):特願平9-009037
公開番号(公開出願番号):特開平10-209855
出願日: 1997年01月22日
公開日(公表日): 1998年08月07日
要約:
【要約】【課題】 FETからなるプッシュプル回路において、駆動用の相補信号の位相差があっても出力振幅が減衰する事なく、かつ低電源電圧で動作可能とし、高速かつ低消費電力化を図る。【解決手段】 プッシュプル回路の低電圧側のFET8,11のソース結合点24の電位を、入力信号に応じて変動させるべく、DFET12を設ける。プッシュプル回路の駆動用の相補信号の位相差があっても、ソース結合点24の電位が正転信号と同相で変動するので、FET11のゲートソース間電圧が見掛上小となり、当該位相差による動作不良が回避可能となる。更に、当該位相差をより小とするために、複数段のソースフォロワ回路とDCFLインバータ回路とにより、入力端子41からの入力信号の正転逆転信号を夫々得るようにしている。
請求項(抜粋):
ドレインが第1の電源に接続され、ゲートが第1の端子に接続され、ソースが第1の出力端子に接続された第1の電界効果トランジスタと、ドレインが前記第1の電源に接続され、ゲートが第2の端子に接続され、ソースが第2の出力端子に接続された第2の電界効果トランジスタと、ドレインが前記第1の出力端子に接続され、ゲートが前記第2の端子に接続され、ソースが第3の端子に接続された第3の電界効果トランジスタと、ドレインが前記第2の出力端子に接続され、ゲートが前記第1の端子に接続され、ソースが前記第3の端子に接続された第4の電界効果トランジスタと、前記第3の端子と第2の電源との間に設けられて前記第3の端子の電位を前記第2の端子の信号変化と同相に変化制御せしめる電位制御手段とを含み、前記第1及び第2の端子には互いに相補信号が供給されてなることを特徴とするトランジスタ回路。
引用特許:
審査官引用 (1件)
  • 半導体論理回路
    公報種別:公開公報   出願番号:特願平7-012527   出願人:日本電気株式会社

前のページに戻る