特許
J-GLOBAL ID：200903019234714986

セルラホンでのスプリット・スクリーンおよびデュアル・スクリーンのLCDパネル設計の応用

発明者：
シマーズ,チャールズ・ラッセル

シマーズ,チャールズ・ラッセル について


出願人/特許権者：
インテル・コーポレーション

インテル・コーポレーション について


代理人 (1件)： 山川 政樹 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-522531
公開番号（公開出願番号）：特表2001-504244
出願日： 1997年08月08日
公開日（公表日）： 2001年03月27日
要約：
【要約】二重機能を備える情報デバイスで電力を節約するための装置。単一のディスプレイ・パネル(200)が、2つのサブパネル(202、204)に論理的に分割される。各サブパネルは、デバイスの機能によって要求されるとおりに別々にパワー・アップまたはパワー・ダウンすることができる。ディスプレイ・パネル(200)は、複数の改良されたセグメント・ドライバ(120、122)を有し、このセグメント・ドライバには、サブパネルに対応するセグメント・ドライバの組への別々の電力供給をイネーブルする電源信号が設けられる。2つの別々のディスプレイ・パネルを有するシステムでは、パネルのそれぞれを、必要に応じて同様の改良されたセグメント・ドライバの使用によってパワー・アップまたはパワー・ダウンすることができる。
請求項（抜粋）：
CPU、ディスプレイ・コントローラおよびディスプレイ・パネルを有し、前記ディスプレイ・パネルが論理的にサブパネルに分割される情報デバイスにおいて、 前記ディスプレイ・パネルと前記ディスプレイ・コントローラとの間に結合され、前記コントローラから入力データを受け取り、前記データを前記ディスプレイ・パネル上に表示可能な画素に変換する、複数のセグメント・ドライバと、 前記セグメント・ドライバの第1組をパワー・ダウンする第1電源のディスエーブルのために前記CPUおよび前記セグメント・ドライバに結合された電力制御ブロックであって、前記パワー・ダウンが、前記ディスプレイ・パネルのサブパネルの第1組の画素の出力をディスエーブルし、前記電力制御ブロックが、前記サブパネルの第1組をパワー・ダウンしなければならない旨のコマンドを前記CPUから受け取った時に前記第1電源をディスエーブルする電力制御ブロックと を含む装置。
IPC (8件)：
G09G 3/20 612 ,  G06F 1/32 ,  G09G 3/20 611 ,  G09G 3/20 680 ,  G09G 3/20 ,  G09G 3/36 ,  H04B 7/26 ,  H04M 1/725
FI (8件)：
G09G 3/20 612 G ,  G09G 3/20 611 A ,  G09G 3/20 680 E ,  G09G 3/20 680 S ,  G09G 3/36 ,  H04M 1/725 ,  G06F 1/00 332 Z ,  H04B 7/26 X
引用特許：
審査官引用 (3件)
  • 液晶電気光学装置の周辺駆動回路
    公報種別：公開公報   出願番号：特願平7-219558   出願人：株式会社半導体エネルギー研究所
  • 特開平2-105194
  • 情報機器
    公報種別：公開公報   出願番号：特願平7-304202   出願人：株式会社東芝, 東芝コンピュータエンジニアリング株式会社

前のページに戻る

TOP

BOTTOM