特許

J-GLOBAL ID：200903019258380825

半導体記憶装置及びその製造方法

発明者： 浜田 健彦
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-326933
公開番号（公開出願番号）：特開平10-173146
出願日： 1996年12月06日
公開日（公表日）： 1998年06月26日
要約：

【要約】【課題】DRAMの製造方法で、リソグラフィ工程を減らし、さらにメモリセル部と周辺回路部の段差を軽減する。【解決手段】周辺回路とメモリセルのトランジスタのゲート電極4a,4bの形成をそれぞれ別工程にし、メモリセルの部のトランジスタのゲート電極4bの形成とメモリセルの拡散層8の形成の為のエッチングを1度のリソグラフィ工程で行う。又周辺回路部のトランジスタのゲート電極の側壁絶縁膜6aの形成のためのエッチバックの際、メモリセル部に形成された導電膜(ゲート電極)4上の絶縁膜も同時に除去する。

請求項（抜粋）：

半導体基板上に形成された少なくとも2種類のトランジスタを有する半導体記憶装置において、第1のトランジスタはゲート電極の側壁に形成された絶縁膜を有し、第2のトランジスタのゲート電極には、前記絶縁膜を伴わないことを特徴とする半導体記憶装置。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8238 ,  H01L 27/092

FI (3件)：

H01L 27/10 671 ,  H01L 27/08 321 K ,  H01L 27/10 681 F

引用特許：

審査官引用 (3件)

• 半導体記憶装置の製造方法
  公報種別：公開公報   出願番号：特願平4-166810   出願人：ソニー株式会社
• 特開平4-188762
  
• 特開平2-262319