特許
J-GLOBAL ID:200903019302763885

テスト対応型半導体集積回路及びそのテスト方法

発明者:
出願人/特許権者:
代理人 (1件): 大前 要
公報種別:公開公報
出願番号(国際出願番号):特願平11-235871
公開番号(公開出願番号):特開2001-060653
出願日: 1999年08月23日
公開日(公表日): 2001年03月06日
要約:
【要約】【課題】 複数の機能ブロックと複数の電源端子を有する半導体集積回路を、通常動作に影響を与えずに各機能ブロック、各電源端子個別にコンタクト状態等をテストする。また、半導体集積回路がプリント基板に実装された状態で各電源端子とプリント基板との電気的接続等をテストする。更に、各機能ブロック毎に、電源電流値を測定する。【解決手段】 半導体集積回路内部の電源配線に外部より開閉を容易になしうる電源スイッチを設け、更に該スイッチの開閉により各機能ブロックが単一の電源供給経路をもつようにする。
請求項(抜粋):
複数の電源端子と、内部が電機的に相互に分離された複数の機能ブロックを有する半導体チップと、前記複数の電源端子と前記半導体チップ間に介在し、半導体チップ外の端子により開閉の制御が可能な非リレー型のテスト用スイッチを組み込み、これにより通常動作時には前記半導体チップ内の各機能ブロックが前記複数の電源端子に電気的に接続され、テスト時には上記各機能ブロックが所定の電源端子とのみ電気的に接続されることとなるテスト対応型内部電源配線とを有していることを特徴とするテスト対応型半導体集積回路。
Fターム (2件):
5F067AA19 ,  5F067CD06
引用特許:
審査官引用 (3件)
  • 半導体集積回路
    公報種別:公開公報   出願番号:特願平8-320287   出願人:日本電気エンジニアリング株式会社
  • 特開昭63-179545
  • 特開昭63-179545

前のページに戻る