炭化珪素半導体装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：伊藤洋二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-367422
公開番号（公開出願番号）：特開平11-266017
出願日： 1998年12月24日
公開日（公表日）： 1999年09月28日
要約：

【要約】【課題】蓄積モードのMOSFETにおいて、さらなるオン抵抗の低減を図る。【解決手段】表面チャネル層5のうち、第1導電型の半導体層2の表面部に配置された部分5bを、該半導体層2よりも不純物濃度が高くなるようにする。MOSFETのオン抵抗は、ソース電極10とソース領域4a、4bとのコンタクト抵抗、ソース領域4a、4bの内部抵抗、表面チャネル層5に形成されたチャネル領域における蓄積チャネル抵抗、表面チャネル層5における内部抵抗、JFET部におけるJFET抵抗、半導体層2における内部抵抗、半導体基板1の内部抵抗、及び半導体基板1とドレイン電極11とのコンタクト抵抗によって決定され、これらの総和がオン抵抗となる。従って、表面チャネル層5における内部抵抗が低減され、もってMOSFETのオン抵抗が低減される。

請求項（抜粋）：

主表面及び主表面と反対面である裏面を有し、炭化珪素よりなる第1導電型の半導体基板(1)と、前記半導体基板(1)の主表面上に形成され、前記半導体基板(1)よりも高抵抗な炭化珪素よりなる第1導電型の半導体層(2)と、前記半導体層(2)の表層部の所定領域に形成され、所定深さを有する第2導電型のベース領域(3a、3b)と、前記ベース領域(3a、3b)の表層部の所定領域に形成され、該ベース領域(3a、3b)の深さよりも浅い第1導電型のソース領域(4a、4b)と、前記ベース領域(3a、3b)の表面部及び前記半導体層(2)の表面部において、前記ソース領域(4a、4b)と前記半導体層(2)とを繋ぐように形成された、炭化珪素よりなる第1導電型の表面チャネル層(5)と、前記表面チャネル層(5)の表面に形成されたゲート絶縁膜(7)と、前記ゲート絶縁膜の上に形成されたゲート電極(8)と、前記ベース領域(3a、3b)及び前記ソース領域(4a、4b)に接触するように形成されたソース電極(10)と、前記半導体基板(1)の裏面に形成されたドレイン電極(11)とを備え、前記表面チャネル層(5)のうち、前記半導体層(2)の表面部に配置された部分(5b)は、前記半導体層(2)よりも不純物濃度が高くなっていることを特徴とする炭化珪素半導体装置。

IPC (2件)：

H01L 29/78 , H01L 21/336

FI (4件)：

H01L 29/78 652 E , H01L 29/78 652 T , H01L 29/78 652 C , H01L 29/78 658 A

引用特許：

審査官引用 (4件)

絶縁ゲート型半導体装置
公報種別：公開公報出願番号：特願平4-106589 出願人：富士電機株式会社
特開平3-038840
特開平3-049266

全件表示

前のページに戻る