特許
J-GLOBAL ID:200903019501850479

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 伊東 忠彦
公報種別:公開公報
出願番号(国際出願番号):特願平8-293002
公開番号(公開出願番号):特開平9-270488
出願日: 1996年11月05日
公開日(公表日): 1997年10月14日
要約:
【要約】【課題】本発明はLOC(Lead On Chip) 構造を有する半導体装置の製造方法に関し、製品コストの低減及び歩留りの向上を図ることを課題とする。【解決手段】フレームベース材17に対して成形処理を行いリードフレーム18を形成し、このリードフレーム18に形成されたリード12に半導体チップ13を固定した上で配線処理を行い、その後に樹脂パッケージ11を形成することにより半導体装置を製造する半導体装置の製造方法において、前記成形処理前にフレームベース材17のリード形成位置に非導電性接着剤16を配設し、成形処理時に接着剤16と共にフレームベース材17の不要部分を除去して、接着剤16が配設された所定形状のリード12を形成する。
請求項(抜粋):
ベース材に対して成形処理を行いリードフレームを形成し、該リードフレームに形成されたリードに半導体チップを固定した上で配線処理を行い、その後にパッケージを形成することにより半導体装置を製造する半導体装置の製造方法において、前記成形処理前に前記ベース材のリード形成位置に非導電性接着剤を配設し、前記成形処理時に、前記非導電性接着剤と共に前記ベース材の不要部分を除去して、前記非導電性接着剤が配設された所定形状のリードを形成することを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 23/50 ,  H01L 21/60 301 ,  H05K 1/18
FI (4件):
H01L 23/50 U ,  H01L 23/50 L ,  H01L 21/60 301 B ,  H05K 1/18 F
引用特許:
審査官引用 (1件)
  • リードフレーム及びその製法
    公報種別:公開公報   出願番号:特願平6-081291   出願人:株式会社日立製作所, 日立超エル・エス・アイ・エンジニアリング株式会社

前のページに戻る