特許
J-GLOBAL ID:200903019510614087
薄膜トランジスタ基板の製造方法及びストリッピング組成物
発明者:
,
,
,
出願人/特許権者:
代理人 (7件):
特許業務法人高橋・林アンドパートナーズ
, 社本 一夫
, 増井 忠弐
, 小林 泰
, 千葉 昭男
, 富田 博行
, 松山 美奈子
公報種別:公開公報
出願番号(国際出願番号):特願2005-242401
公開番号(公開出願番号):特開2006-074039
出願日: 2005年08月24日
公開日(公表日): 2006年03月16日
要約:
【解決課題】 薄膜トランジスタ基板の製造方法を開示する。【解決手段】 本発明の製造方法は、基板100上にトランジスタ薄膜パターン120を形成する段階、保護膜140を形成する段階、フォトレジスト層を形成する段階、画素領域150aを形成する段階、互いに分離された画素電極170及び導電膜160を形成する段階、ストリッピング組成物184を利用してフォトレジストパターン150をストリッピングして、フォトレジスト表面に形成された導電膜160を基板100から分離するストリッピング段階、及び貯蔵タンク186内で分離した導電膜を溶解させる段階を含む。本発明の製造方法によると、薄膜トランジスタ基板の製造時に製造工程の効率を向上させることができ、ストリッピング組成物を再利用することができる。【選択図】 図11
請求項(抜粋):
基板上にトランジスタ薄膜パターンを形成する段階と、
前記トランジスタ薄膜パターン上に保護膜を形成する段階と、
前記保護膜上にフォトレジスト層を形成する段階と、
フォトリソグラフィ工程によって、基板上にフォトレジストパターン及び画素領域を形成し、前記フォトレジスト層の下部にアンダーカットを発生させる段階と、
前記画素領域及びフォトレジストパターン上に導電性物質を蒸着させて、互いに分離された画素電極及び導電膜をそれぞれ形成する段階と、
前記基板上にストリッピング組成物を提供して前記フォトレジストパターンをストリッピングし、前記フォトレジストパターンの表面に形成された導電膜を基板から分離するストリッピング段階と、
前記基板から分離された導電膜が含まれた使用済みストリッピング組成物を回収して、前記導電膜を前記使用済みストリッピング組成物内で完全に溶解させるための導電膜溶解段階と、を含む薄膜トランジスタ基板の製造方法。
IPC (4件):
H01L 21/306
, G02F 1/134
, G02F 1/136
, G03F 7/42
FI (4件):
H01L21/306 N
, G02F1/1343
, G02F1/1368
, G03F7/42
Fターム (30件):
2H092GA12
, 2H092HA03
, 2H092HA04
, 2H092HA28
, 2H092JA26
, 2H092JA28
, 2H092JA34
, 2H092JA37
, 2H092JA41
, 2H092JB01
, 2H092JB22
, 2H092JB31
, 2H092KA05
, 2H092KA18
, 2H092MA04
, 2H092MA12
, 2H092MA15
, 2H092MA18
, 2H092MA21
, 2H092MA37
, 2H092NA25
, 2H092NA27
, 2H096AA25
, 2H096BA01
, 2H096BA09
, 2H096LA03
, 5F043DD18
, 5F043FF02
, 5F043GG02
, 5F043GG04
引用特許:
審査官引用 (1件)
-
フォトレジスト剥離剤
公報種別:公開公報
出願番号:特願2003-207276
出願人:住友化学工業株式会社
前のページに戻る