特許
J-GLOBAL ID：200903019671088822

不揮発性半導体記憶装置

発明者：
大金 淳一

大金 淳一 について


出願人/特許権者：
沖電気工業株式会社

沖電気工業株式会社 について


代理人 (1件)： 清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-244534
公開番号（公開出願番号）：特開2001-067888
出願日： 1999年08月31日
公開日（公表日）： 2001年03月16日
要約：
【要約】【課題】 電気的破壊の危険性を排除すると同時に、プロセス工程を増加させることなく階層ビット線構造を得ることができる不揮発性半導体記憶装置を提供する。【解決手段】 フローティングゲートを有するメモリセルがシリコン基板上に複数個マトリックス配置され、ビット線が少なくとも2階層の主ビット線1・副ビット線2とから構成され、主ビット線1と副ビット線2との間に副ビット線選択トランジスタ4を有する不揮発性半導体記憶装置において、消去、あるいは書き込みモードの何れかにおいて、選択されたロウアドレス上の副ビット線選択トランジスタ4のゲート電位を、非選択ロウアドレス上の副ビット線選択トランジスタのゲート電位と同じにする。
請求項（抜粋）：
フローティングゲートを有するメモリセルがシリコン基板上に複数個マトリックス配置され、ビット線が少なくとも2階層の主ビット線・副ビット線とから構成され、主ビット線と副ビット線との間に副ビット線選択トランジスタを有する不揮発性半導体記憶装置において、消去あるいは書き込みモードの何れかにおいて、選択されたロウアドレス上の副ビット線選択トランジスタのゲート電位を、非選択ロウアドレス上の副ビット線選択トランジスタのゲート電位と同じにする手段を具備することを特徴とする不揮発性半導体記憶装置。
IPC (5件)：
G11C 16/06 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (3件)：
G11C 17/00 634 A ,  H01L 27/10 434 ,  H01L 29/78 371
Fターム (22件)：
5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD02 ,  5B025AD12 ,  5B025AE08 ,  5F001AA01 ,  5F001AD44 ,  5F001AE02 ,  5F001AE08 ,  5F001AG01 ,  5F001AG40 ,  5F083EP02 ,  5F083EP48 ,  5F083EP57 ,  5F083ER22 ,  5F083GA01 ,  5F083GA15 ,  5F083KA06 ,  5F083KA10 ,  5F083LA05 ,  5F083LA10
引用特許：
出願人引用 (3件)
  • 不揮発性記憶装置
    公報種別：公開公報   出願番号：特願平7-315068   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願平10-039722   出願人：株式会社日立製作所
  • 特開平4-208566
審査官引用 (3件)
  • 不揮発性記憶装置
    公報種別：公開公報   出願番号：特願平7-315068   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社
  • 半導体集積回路装置
    公報種別：公開公報   出願番号：特願平10-039722   出願人：株式会社日立製作所
  • 特開平4-208566

前のページに戻る

TOP

BOTTOM