特許
J-GLOBAL ID：200903019735973230

試験用ハイウェイ変換回路

発明者：
川崎 利雄

川崎 利雄 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 高橋 詔男 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-045445
公開番号（公開出願番号）：特開2000-244646
出願日： 1999年02月23日
公開日（公表日）： 2000年09月08日
要約：
【要約】【課題】被試験物の高速ハイウェイと試験装置の低速ハイウェイとの間で信号の速度変換を行うハイウェイ変換回路を提供する。【解決手段】高速クロックで動作する被試験物5のデータハイウェイ7と、低速クロックで動作する試験装置9のデータハイウェイ8との間に介在し、伝送される信号の速度変換を行うものであって、試験装置9から低速クロック(8MHz)をクロック信号として各チャネルに対して特定の意味付がなされたチャネルCH1〜CH4のデータを、4チャネル並列に入力し、低速クロックの4倍の高速クロック(32MHz)をクロック信号とする1系列の信号PDADNに変換し、被試験物5へ出力する多重回路3と、被試験物5から高速クロックをクロック信号とする1系列の信号PDAUPを入力し、低速クロックをクロック信号として4チャネルのデータに分割し、それらを並列に試験装置9へ出力する分割回路4と備えている。
請求項（抜粋）：
高速クロックで動作する被試験物のデータハイウェイと、低速クロックで動作する試験装置のデータハイウェイとの間に介在し、伝送される信号速度の変換を行う回路であって、試験装置から前記低速クロックとしての第1の周波数をクロック信号として各系列に対して特定の意味付がなされたn系列のデータを、n系列並列に入力し、第1の周波数のn倍であって前記高速クロックとしての第2の周波数をクロック信号とする1系列の信号に変換し、被試験物へ出力する多重手段と、被試験物から第2の周波数をクロック信号として1系列の信号を入力し、第1の周波数をクロック信号としてn系列のデータに分割し、n系列並列に試験装置へ出力する分割手段とを備えることを特徴とする試験用ハイウェイ変換回路。
IPC (2件)：
H04M 3/26 ,  H04Q 11/04
FI (2件)：
H04M 3/26 D ,  H04Q 11/04 L
Fターム (7件)：
5K019AA04 ,  5K019AC09 ,  5K019BA05 ,  5K019CC10 ,  5K069CA03 ,  5K069DA07 ,  5K069EA19
引用特許：
出願人引用 (2件)
  • 特開昭55-053993
  • 擬似呼接続装置
    公報種別：公開公報   出願番号：特願平8-050242   出願人：富士通株式会社, 日本電信電話株式会社
審査官引用 (2件)
  • 特開昭55-053993
  • 擬似呼接続装置
    公報種別：公開公報   出願番号：特願平8-050242   出願人：富士通株式会社, 日本電信電話株式会社

前のページに戻る

TOP

BOTTOM