特許
J-GLOBAL ID：200903019763142050
半導体集積回路装置
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (1件)：
徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平6-243261
公開番号（公開出願番号）：特開平8-083497
出願日： 1994年09月12日
公開日（公表日）： 1996年03月26日
要約：
【要約】 (修正有)【目的】 電気的に書き込み可能であって、高集積化が可能なROMを備えた半導体集積回路装置及び半導体記憶回路の効率のよい欠陥救済が可能とされた半導体集積回路装置を提供する。【構成】 ワード線にゲートが接続され、一方のソース,ドレインがデータ線に接続されたアドレス選択用MOSFETに直列形態に接続されてた薄い絶縁膜を誘電体とするキャパシタからなるメモリセルに対して、書き込み動作のときには上記アドレス選択用MOSFETをオン状態にして選択されたキャパシタに対してデータ線とキャパシタの共通電極との間で通常動作時に比べて高電圧を印加して絶縁破壊を生じしめ、読み出し動作のときにはデータ線に与えられるプリチャージ電圧とは異なる電圧をキャパシタの共通電極に与えてデータ線の電位変化をセンスアンプによりセンスするようにしてプログラマブルROMとして用いる。
請求項（抜粋）：
ワード線にゲートが接続され、一方のソース,ドレインがデータ線に接続されたアドレス選択用MOSFETと、かかるMOSFETに直列形態に接続されてた薄い絶縁膜を誘電体とするキャパシタとからなる複数からなるメモリセルを備え、書き込み動作のときには上記アドレス選択用MOSFETをオン状態にして選択されたキャパシタに対してデータ線とキャパシタの共通電極との間で通常動作時に比べて高電圧を印加して絶縁破壊を生じしめ、読み出し動作のときにはデータ線に与えられるプリチャージ電圧とは異なる電圧をキャパシタの共通電極に与えてデータ線の電位変化をセンスアンプによりセンスするようにしたプログラマブルROMを備えてなることを特徴とする半導体集積回路装置。
IPC (8件)：
G11C 29/00 301
, G11C 11/401
, G11C 16/06
, H01L 21/8246
, H01L 27/112
, H01L 27/108
, H01L 21/8242
, H01L 21/82
G11C 11/34 371 D
, G11C 17/00 309 F
, H01L 27/10 433
, H01L 27/10 691
, H01L 21/82 R
