シンクロナスDRAM

発明者：
出願人/特許権者：
代理人 (1件)：平戸哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-047024
公開番号（公開出願番号）：特開平7-262772
出願日： 1994年03月17日
公開日（公表日）： 1995年10月13日
要約：

【要約】【目的】外部から供給されるクロック信号(システム・クロック信号)に同期して動作するSDRAMに関し、セルフ・リフレッシュ命令が入力された場合、直ちに、セルフ・リフレッシュ動作を開始させ、高速化を図る。【構成】セルフ・リフレッシュ命令を取り込んだ場合、1サイクル目のセルフ・リフレッシュ信号φSRは、発振回路25の発振出力S4の立ち上がりエッジに同期して出力させ、2サイクル目以降のセルフ・リフレッシュ信号φSRは、分周回路26の分周出力の立ち上がりエッジに同期して出力させる。

請求項（抜粋）：

発振回路と、この発振回路の発振出力をセルフ・リフレッシュ周期と同一周期になるように分周する分周回路と、セルフ・リフレッシュ命令を取り込んだ場合、1サイクル目のセルフ・リフレッシュ信号は前記発振回路の発振出力の立ち上がりエッジ又は立ち下がりエッジに同期させて出力し、2サイクル目以降のセルフ・リフレッシュ信号は、前記分周回路の分周出力の立ち上がりエッジ又は立ち下がりエッジに同期させて出力するセルフ・リフレッシュ信号発生回路とを設けて構成されていることを特徴とするシンクロナスDRAM。

引用特許：

審査官引用 (5件)

ダイナミックRAM
公報種別：公開公報出願番号：特願平4-014868 出願人：日本電気株式会社
特開平4-313888
特開昭63-133392

全件表示

前のページに戻る