特許

J-GLOBAL ID：200903019916481614

集積回路のメタライゼーションスキームにおけるバリア層のボトムレス堆積方法

発明者： サッタ アレッサンドラ ,  マエクス カレン ,  エレルス カイ-エリク ,  サーニラ ビッレ アンテロ ,  ソイニネン ペッカ ユハ ,  ハウッカ スビ ペー.
出願人/特許権者： エーエスエム アメリカ インコーポレイテッド
代理人 (1件)： 三枝 英二 (外8名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-519484
公開番号（公開出願番号）：特表2003-508897
出願日： 2000年08月24日
公開日（公表日）： 2003年03月04日
要約：

【要約】所望の材料の上に選択的堆積を行うための方法を開示する。特に、バリア材料が、導電表面と比べて絶縁表面上に選択的に形成される。コンタクト形成及びトレンチフィルに関連して、詳細にはダマシン及びデュアルダマシンメタライゼーションに関連して、本方法によって、バリア材料(26)により絶縁表面(12、13)の内側を覆うことが、有利である。絶縁表面(12、13)上にバリアを形成した後開口部(22)内に導電材料(18)をさらに堆積させると金属間が直接接続されるようにするために、選択的形成は、堆積を「ボトムレス」にし、従って、ビア底部(10)の導電材料(20)を露出した状態にしておくことを可能とする。望ましくは、選択的堆積は、原子層成長(ALD)により達成され、その結果、開口部内における絶縁側壁(12、13)が高コンフォーマルカバレッジになる。

請求項（抜粋）：

原子層成長プロセスを利用して層を選択的に堆積する方法であって、該方法は、 第1の表面及び第2の表面を備える堆積基板を準備すること、及び、 前記堆積基板を少なくとも2つの反応物流体に交互に繰り返し晒すことによって、前記第2の表面と比べて選択的に前記第1の表面をコーティングすることを含み、 前記第1の表面及び第2の表面は、異なる材料組成を有している、原子層成長プロセスを利用して層を選択的に堆積する方法。

IPC (4件)：

H01L 21/285 ,  C23C 16/44 ,  H01L 21/205 ,  H01L 21/768

FI (4件)：

H01L 21/285 Z ,  C23C 16/44 A ,  H01L 21/205 ,  H01L 21/90 A

Fターム (111件)：

4K030BA18 ,  4K030BA38 ,  4K030BB12 ,  4K030DA02 ,  4K030LA02 ,  4K030LA15 ,  4M104BB04 ,  4M104BB13 ,  4M104BB14 ,  4M104BB17 ,  4M104BB29 ,  4M104BB30 ,  4M104BB31 ,  4M104BB32 ,  4M104BB33 ,  4M104BB34 ,  4M104BB35 ,  4M104BB36 ,  4M104DD08 ,  4M104DD09 ,  4M104DD16 ,  4M104DD17 ,  4M104DD18 ,  4M104DD20 ,  4M104DD22 ,  4M104DD31 ,  4M104DD33 ,  4M104DD37 ,  4M104DD43 ,  4M104DD45 ,  4M104DD52 ,  4M104DD53 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104HH01 ,  4M104HH08 ,  4M104HH13 ,  5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH14 ,  5F033HH15 ,  5F033HH17 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH26 ,  5F033HH31 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033HH35 ,  5F033HH36 ,  5F033JJ01 ,  5F033JJ07 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ14 ,  5F033JJ15 ,  5F033JJ17 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ26 ,  5F033JJ31 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033JJ35 ,  5F033JJ36 ,  5F033KK11 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN05 ,  5F033NN07 ,  5F033PP02 ,  5F033PP03 ,  5F033PP06 ,  5F033PP11 ,  5F033PP14 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ00 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ12 ,  5F033QQ19 ,  5F033QQ28 ,  5F033QQ92 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR21 ,  5F033RR29 ,  5F033TT02 ,  5F033TT04 ,  5F033VV07 ,  5F033VV10 ,  5F033XX02 ,  5F033XX05 ,  5F033XX13 ,  5F045AA00 ,  5F045AB40 ,  5F045AC03 ,  5F045AC12 ,  5F045BB19 ,  5F045HA01

引用特許：

出願人引用 (3件)

• 超微細周期構造の製造方法
  公報種別：公開公報   出願番号：特願平10-003712   出願人：学校法人立命館
• 交互層蒸着前の保護層
  公報種別：公開公報   出願番号：特願2001-144436   出願人：エイエスエムマイクロケミストリオーワイ
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平6-107184   出願人：富士通株式会社

審査官引用 (1件)

• 超微細周期構造の製造方法
  公報種別：公開公報   出願番号：特願平10-003712   出願人：学校法人立命館