特許
J-GLOBAL ID：200903019999328863

半導体装置

発明者：
前田 敦

前田 敦 について

, 
榊原 清彦

榊原 清彦 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について


代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-359160
公開番号（公開出願番号）：特開2003-158255
出願日： 2001年11月26日
公開日（公表日）： 2003年05月30日
要約：
【要約】【課題】 リーク電流のより発生しにくい、固体撮像素子を備えた半導体装置を提供する。【解決手段】 P型半導体基板1内の表面部分には、種々の欠陥が生じやすく、リーク電流を発生させやすい。そこで、N型埋め込みチャネル層7aを設ける。欠陥の存在するP型半導体基板1の表面付近はポテンシャルが高いが、N型埋め込みチャネル層7aとP型半導体基板1とで構成されるPN接合面付近はポテンシャルが極小となる。よって、転送スイッチM1を動作させたときには、このPN接合面付近にチャネルが形成され、リーク電流を発生させることなく、フォトダイオードPDのN型ソース領域4aに蓄積された電荷をN型ドレイン領域5に伝達することが可能となる。
請求項（抜粋）：
第1導電型の半導体基板と、前記半導体基板内の表面に設けられた、前記第1導電型とは異なる第2導電型の第1活性領域と、前記半導体基板内の表面に前記第1活性領域とは離隔して設けられた、前記第2導電型の第2活性領域と、前記半導体基板内の前記第1および第2活性領域に挟まれた部分の表面上に設けられた制御電極と、前記制御電極下の前記半導体基板内に設けられた、前記第1および第2活性領域の両方に接する前記第2導電型の埋め込みチャネル層とを備え、前記半導体基板と前記第1活性領域とは、固体撮像素子の一部たるフォトダイオードを構成し、前記制御電極と前記第1および第2活性領域とは、固体撮像素子の一部たるトランジスタを構成し、前記埋め込みチャネル層の不純物濃度は、前記第1および第2活性領域の不純物濃度よりも低い半導体装置。
IPC (5件)：
H01L 27/146 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 31/10 ,  H04N 5/335
FI (4件)：
H04N 5/335 U ,  H01L 27/14 A ,  H01L 27/08 102 B ,  H01L 31/10 A
Fターム (33件)：
4M118AA05 ,  4M118AB01 ,  4M118BA14 ,  4M118CA04 ,  4M118DD04 ,  4M118EA01 ,  4M118FA06 ,  4M118FA28 ,  4M118FA33 ,  5C024CX00 ,  5C024GX03 ,  5C024GY41 ,  5F048AA00 ,  5F048AB10 ,  5F048AC01 ,  5F048AC03 ,  5F048AC10 ,  5F048BA01 ,  5F048BC03 ,  5F048BD05 ,  5F048BG12 ,  5F049MA02 ,  5F049MB03 ,  5F049MB12 ,  5F049NA05 ,  5F049NB05 ,  5F049PA03 ,  5F049PA10 ,  5F049QA03 ,  5F049QA15 ,  5F049SS03 ,  5F049UA13 ,  5F049UA14
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM