特許
J-GLOBAL ID:200903020081586345

映像信号処理装置、情報処理システム及び映像信号処理方法

発明者:
出願人/特許権者:
代理人 (1件): 井上 一 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-174201
公開番号(公開出願番号):特開平9-006307
出願日: 1995年06月16日
公開日(公表日): 1997年01月10日
要約:
【要約】【目的】 サンプリングクロックの位相調整を簡易に実現できる映像信号処理装置、情報処理システム及び映像信号処理方法を提供すること。【構成】 A/Dコンバータ10は、映像供給装置の種類に応じて周波数が異なるアナログの映像信号22をサンプリングしデジタル信号24に変換する。サンプリングクロック供給回路30は、A/Dコンバータ10に対してサンプリングクロック26を供給するものであり、サンプリングクロックの位相調整のためのエッジ検出回路40を含む。エッジ検出回路40は映像信号22とその遅延信号とにより減算処理を行い、エッジパルスを生成する。このエッジパルスにより決まるエッジ情報28に基づいて、処理部20は、所望の位相のサンプリングクロックを選択する。なおコンパレータ46に入力されるしきい値電圧VTを調整したり、デジタル信号24の値に基づいてサンプリングクロックの位相を調整したり、位相調整に専用の映像信号をパソコン等から供給したりすることもできる。
請求項(抜粋):
映像供給装置の種類に応じて周波数が異なるアナログの映像信号を所与のサンプリングクロックによりサンプリングしてデジタル信号に変換するA/Dコンバータと、該A/Dコンバータに対して前記サンプリングクロックを供給するサンプリングクロック供給回路とを含む映像信号処理装置であって、前記サンプリングクロック供給回路が、前記サンプリングクロックの位相調整を行うためのエッジ情報を求めるエッジ検出回路を含み、該エッジ検出回路が、前記映像信号と該映像信号を遅延させた信号とに基づく減算処理によりエッジパルスを発生する回路を含むことを特徴とする映像信号処理装置。
IPC (4件):
G09G 5/18 ,  G09G 5/00 520 ,  H04N 5/46 ,  H04N 9/31
FI (4件):
G09G 5/18 ,  G09G 5/00 520 W ,  H04N 5/46 ,  H04N 9/31 Z
引用特許:
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示

前のページに戻る