特許

J-GLOBAL ID：200903020154719470

半導体装置及びその製造方法

発明者： 野田 隆夫
出願人/特許権者： 株式会社東芝
代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2005-288136
公開番号（公開出願番号）：特開2007-103451
出願日： 2005年09月30日
公開日（公表日）： 2007年04月19日
要約：

【課題】高耐圧且つ低オン抵抗なノーマリーオフ型の半導体装置及びその製造方法を提供すること。【解決手段】p型半導体領域と、n型半導体領域と、これらp型半導体領域とn型半導体領域との間に介在して設けられp型及びn型半導体よりも高抵抗な高抵抗領域と、を有する第1の層と、第1の窒化物半導体からなり第1の層の上に積層された第2の層と、第1の窒化物半導体よりもバンドギャップが大なる第2の窒化物半導体からなり第2の層の上に積層された第3の層と、第3の層の上に設けられたソース電極と、ドレイン電極と、p型半導体領域に対向して第3の層の上に設けられたゲート電極と、を備え、p型半導体領域はソース電極とゲート電極のいずれか一方と接続され、第1の層において、ゲート電極とドレイン電極間に対応する部分に高抵抗領域が設けられている。【選択図】図1

請求項（抜粋）：

互いに離間して設けられたp型半導体領域と、n型半導体領域と、これらp型半導体領域とn型半導体領域との間に介在して設けられp型及びn型半導体よりも高抵抗な高抵抗領域と、を有する第1の層と、 第1の窒化物半導体からなり、前記第1の層の上に積層された第2の層と、 前記第1の窒化物半導体よりもバンドギャップが大なる第2の窒化物半導体からなり、前記第2の層の上に積層された第3の層と、 前記第3の層の上に設けられたソース電極と、 前記第3の層の上に設けられたドレイン電極と、 前記p型半導体領域に対向して前記第3の層の上に設けられたゲート電極と、 を備え、 前記p型半導体領域は、前記ソース電極と前記ゲート電極のいずれか一方と接続され、 前記第1の層において、前記ゲート電極と前記ドレイン電極間に対応する部分に前記高抵抗領域が設けられていることを特徴とする半導体装置。

IPC (4件)：

H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 29/78

FI (2件)：

H01L29/80 H ,  H01L29/78 301B

Fターム (47件)：

5F102FA01 ,  5F102FA03 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GK04 ,  5F102GK08 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08 ,  5F102GQ01 ,  5F102GR07 ,  5F102GR12 ,  5F102GV05 ,  5F102GV07 ,  5F102GV08 ,  5F102HC01 ,  5F102HC05 ,  5F102HC07 ,  5F140AA01 ,  5F140AA25 ,  5F140AA30 ,  5F140AC00 ,  5F140AC09 ,  5F140BA01 ,  5F140BA06 ,  5F140BA09 ,  5F140BA16 ,  5F140BA17 ,  5F140BB06 ,  5F140BB15 ,  5F140BB18 ,  5F140BC06 ,  5F140BC12 ,  5F140BC17 ,  5F140BD04 ,  5F140BD06 ,  5F140BD07 ,  5F140BF45 ,  5F140BH47 ,  5F140BJ01 ,  5F140BJ25 ,  5F140BK29 ,  5F140CE02

引用特許：

出願人引用 (1件)

• III族窒化物半導体を有する半導体素子
  公報種別：公開公報   出願番号：特願2004-003368   出願人：株式会社豊田中央研究所