特許

J-GLOBAL ID：200903020189651984

アレイ型プロセッサ

発明者： 藤井 太郎 ,  古田 浩一朗 ,  本村 真人 ,  安生 健一朗 ,  矢部 義一 ,  粟島 亨 ,  戸井 崇雄 ,  中村 典嗣
出願人/特許権者： NECエレクトロニクス株式会社
代理人 (3件)： 金田 暢之 ,  伊藤 克博 ,  石橋 政幸
公報種別：公開公報
出願番号（国際出願番号）：特願2002-299029
公開番号（公開出願番号）：特開2004-133781
出願日： 2002年10月11日
公開日（公表日）： 2004年04月30日
要約：

【課題】複数の状態遷移を同時に実行するような場合でも効率的に動作することができるアレイ型プロセッサを提供する。【解決手段】個々にデータ設定される命令コードに対応してデータ処理を個々に実行するとともに相互の接続関係を切換制御する多数のプロセッサエレメント102が行列形状に配列されており、これら多数のプロセッサエレメント102の命令コードを状態管理部101で順次切り換える。ただし、状態管理部101が相互通信して連携動作する複数からなり、これと同数のエレメント領域105に多数のプロセッサエレメント102が区分されている。複数のエレメント領域105ごとに複数の状態管理部101が個々に配置されてプロセッサエレメント102に接続されているので、小規模な複数の状態遷移を複数の状態管理部101で個別に管理することや、大規模な一つの状態遷移を複数の状態管理部101で協調して管理することを、実行できる。【選択図】 図1

請求項（抜粋）：

個々にデータ設定される命令コードに対応してデータ処理を個々に実行するとともに相互の接続関係を切換制御する多数のプロセッサエレメントが行列形状に配列されており、これら多数のプロセッサエレメントの前記命令コードを状態管理部で順次切り換えるアレイ型プロセッサであって、 前記状態管理部が複数からなり、 多数の前記プロセッサエレメントが前記状態管理部に対応した個数のエレメント領域に区分されており、 複数の前記状態管理部が複数の前記エレメント領域ごとに前記プロセッサエレメントに接続されており、 複数の前記状態管理部が複数の前記エレメント領域に個々に配置されているアレイ型プロセッサ。

IPC (2件)：

G06F15/16 ,  G06F15/177

FI (2件)：

G06F15/16 610G ,  G06F15/177 670C

Fターム (1件)：

5B045GG12

引用特許：

審査官引用 (2件)

• アレイ型プロセッサ
  公報種別：公開公報   出願番号：特願2001-043202   出願人：日本電気株式会社
• 特許第2518902号