特許

J-GLOBAL ID：200903020222115651

半導体集積回路装置

発明者： 布施 常明 ,  大脇 幸人
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-317809
公開番号（公開出願番号）：特開平9-162408
出願日： 1995年12月06日
公開日（公表日）： 1997年06月20日
要約：

【要約】【課題】 基本ゲートを構成するトランジスタ数を減らすことができ、チップコストの低下をはかり、かつ消費電力の低減をはかる。【解決手段】 2入力NANDゲートや2入力NORゲート等の論理回路を構成する半導体集積回路装置において、絶縁膜上のシリコン基板に形成されたnMOSトランジスタM11を具備してなり、M11のドレインは出力端子Yに、ソースは接地端Vssに接続され、ゲートに第1の信号XAが入力され、基板領域に第2の信号XBが入力され、M11のドレインと電源端Vccの間に抵抗素子15が接続され、第1及び第2の入力信号XA,XBの組み合わせにより1つの論理信号を出力する。

請求項（抜粋）：

絶縁膜上の半導体基板に形成されたMOSトランジスタを具備してなり、ゲートに第1の信号が入力され、基板領域に第2の信号が入力され、第1及び第2の入力信号の組み合わせにより1つの論理信号を出力することを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 29/786 ,  H03K 19/0948 ,  H03K 19/20

FI (4件)：

H01L 29/78 613 A ,  H03K 19/20 ,  H01L 29/78 617 N ,  H03K 19/094 B

引用特許：

審査官引用 (5件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平5-064999   出願人：富士通株式会社
• 特開昭61-185972
  
• 特開平3-250770
  
• 特開昭61-185972
  
• 特開平3-250770