特許
J-GLOBAL ID：200903020327363626
薄膜半導体素子とその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平7-190854
公開番号（公開出願番号）：特開平8-097436
出願日： 1995年07月26日
公開日（公表日）： 1996年04月12日
要約：
【要約】 (修正有)【課題】 高易動度の半導体膜を有する薄膜半導体素子及びその製造方法を提供する。【解決手段】 コプラナ型TFTのマトリクス基板で、ガラス基板701上にスパッタ法でCrのライトシールド金属膜709を形成し、この膜を被ってガラス基板全面にSiO2の下地絶縁膜710を形成する。該下地絶縁膜上にRF-PCVD法で形成された真性シリコン領域702は導電率が5×10-10〜1×10-7S/cmの微結晶を含んでいる。真性Si領域702を覆ってゲート絶縁膜704を形成し、真性Si領域に対応するゲート絶縁膜の上にゲート電極705を形成し、ゲート電極をマスクとしてイオンドーピングしてn+型Si領域703を形成する。この領域に対応するゲート絶縁膜704に形成された貫通孔を介して、ソース・ドレイン金属膜707をそれぞれ形成した後全面を保護膜708で被覆する。スタガ型や逆スタガ型でも高易動度が得られる。
請求項（抜粋）：
導電率が5×10-10S/cm以上である微結晶相を含むi型シリコン膜を備えた薄膜半導体素子。
IPC (3件)：
H01L 29/786
, H01L 21/336
, G02F 1/136 500
