特許

J-GLOBAL ID：200903020347352132

半導体装置製造方法

発明者： 岡地 昭昌 ,  中村 恵美 ,  郡司 智康 ,  村山 敏宏
出願人/特許権者： ソニー株式会社 ,  クローバー電子工業株式会社
代理人 (1件)： 田辺 恵基
公報種別：公開公報
出願番号（国際出願番号）：特願2002-014502
公開番号（公開出願番号）：特開2003-218143
出願日： 2002年01月23日
公開日（公表日）： 2003年07月31日
要約：

【要約】【課題】全体として反りのばらつき度が大幅に低減された半導体装置を提案する。【解決手段】ベアチップ20の厚みth1とほぼ同厚th4の第1層〜第5層積層用プリプレグ40a〜40eを形成して順次積層した後に閉塞用プリプレグ36を載置するのみで、ベアチップ20及び21表面20B及び表面21Bからの高さをベアチップ20の厚みth1以下にほぼ均等化されたベアチップ被包空間v12及びv13を形成することができるので、ベアチップ20及び21それぞれを一律に密封度の高い状態で封止することができ、その結果、ベアチップ20及び21の周面における凹凸がないので全体として反りのばらつき度が大幅に低減された半導体装置60を製造することができる。

請求項（抜粋）：

所定のプリント基板の一面から当該一面に実装された複数の表面実装部品の表面までの実装高のうち、最も小さい最小実装高以下の厚みを有するシート状の熱硬化樹脂を選定する選定ステップと、上記実装高のうち最も大きい最大実装高を満たすn枚の上記熱硬化樹脂に対して、当該n枚の上記熱硬化樹脂を上記プリント基板の一面へ順次積層する際の各層における複数の上記表面実装部品に対応した貫通孔を上記熱硬化樹脂の厚み方向に穿設して第1層から第n層の積層用熱硬化樹脂を形成する積層用熱硬化樹脂形成ステップと、上記貫通孔に複数の上記表面実装部品を挿通した状態で第1層から第n層の上記積層用熱硬化樹脂を上記プリント基板の一面へ順次積層すると共に、第n層の上記積層用熱硬化樹脂の上記貫通孔を閉塞する閉塞用部材を載置することにより、複数の上記表面実装部品の表面から当該表面上の上記積層用熱硬化樹脂又は上記閉塞用部材までの距離が上記最小実装高以下となる空間を形成する空間形成ステップとを具えることを特徴とする半導体装置製造方法。

IPC (3件)：

H01L 21/56 ,  H01L 25/04 ,  H01L 25/18

FI (2件)：

H01L 21/56 R ,  H01L 25/04 Z

Fターム (3件)：

5F061AA01 ,  5F061BA03 ,  5F061CA26

引用特許：

出願人引用 (3件)

• 特開平2-257662
  
• 電子部品構成物内蔵インモールド品及びその製造方法
  公報種別：公開公報   出願番号：特願平4-091002   出願人：株式会社神戸製鋼所
• フリップチップおよびフリップチップの封止方法
  公報種別：公開公報   出願番号：特願平4-250251   出願人：富士通株式会社