特許

J-GLOBAL ID：200903020381167719

パケット処理装置とパケット処理方法とパケット交換機

発明者： 天谷 達彦 ,  山下 幹治 ,  荒水 辰夫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平10-276161
公開番号（公開出願番号）：特開2000-115234
出願日： 1998年09月29日
公開日（公表日）： 2000年04月21日
要約：

【要約】【課題】 パケット処理装置において、省メモリ化を行うと同時に、異レイヤ処理間で共用メモリへのアクセスの競合のない円滑なパイプライン処理を実現することを課題とする。【解決手段】 複数のレイヤを構成してパケットデータを交換するパケット処理方法において、前記パケット全体をパケットメモリに格納し、データリンク層のレイヤ2処理部とネットワーク層のレイヤ3処理部の双方が共用する共用メモリを用いて同一メモリ空間にアクセス可能で、前記双方の処理に必要十分な送受信パケットの一部を格納し、前記共用メモリにマルチポートでアクセス可能とすることを特徴とする。また、前記共用メモリにアクセスする際に、前記レイヤ2処理部と前記レイヤ3処理部が干渉しないパイプライン処理方式を採用することを特徴とする。

請求項（抜粋）：

複数のレイヤを構成してパケットデータを交換するパケット処理装置において、前記パケット全体を格納するパケットメモリと、下位レイヤ処理部と上位レイヤ処理部の双方が同一メモリ空間にアクセス可能で、前記双方の処理に用いる前記パケットデータ中の各パケットの一部を格納する物理的に異なるメモリバスを介して独立にアクセス可能な共用メモリとを有することを特徴とするパケット処理装置。

IPC (3件)：

H04L 12/56 ,  H04L 12/46 ,  H04L 12/28

FI (2件)：

H04L 11/20 102 F ,  H04L 11/00 310 C

Fターム (9件)：

5K030GA06 ,  5K030HA10 ,  5K030HC01 ,  5K030KA02 ,  5K030KX02 ,  5K033AA04 ,  5K033CC01 ,  5K033DA06 ,  5K033DB12

引用特許：

審査官引用 (2件)

• 特開平3-145242
  
• パケット通信におけるローカルメモリ型DMA制御方式
  公報種別：公開公報   出願番号：特願平4-201503   出願人：富士通株式会社