特許
J-GLOBAL ID：200903020433557260

積層型電子部品の製法

発明者：
岩井田 智広

岩井田 智広 について


出願人/特許権者：
京セラ株式会社

京セラ株式会社 について


公報種別：公開公報
出願番号（国際出願番号）：特願2002-004994
公開番号（公開出願番号）：特開2003-209026
出願日： 2002年01月11日
公開日（公表日）： 2003年07月25日
要約：
【要約】【課題】セラミックグリーンシートを薄層化して積層数を増加した場合にも、積層型電子部品のデラミネーションやクラックの発生を抑制するとともに導体パターンの変形を抑えてショートを防止できる積層型電子部品の製法を提供する。【解決手段】セラミックグリーンシート1上の導体パターン3間に、少なくともセラミック粉末、低重合度の高分子と高重合度の高分子との混合物からなる粘結剤および溶剤とを含有するセラミックペーストを塗布して形成されたセラミックパターン5を形成する。
請求項（抜粋）：
セラミック粉体、バインダおよび溶媒を含むセラミックスラリをキャリアフィルム上に塗布してセラミックグリーンシートを形成する工程と、該セラミックグリーンシートの主面上に導体ペーストを印刷して、矩形状の導体パターンを複数形成する工程と、該導体パターン間に、少なくともセラミック粉末、低重合度の高分子と高重合度の高分子との混合物からなる粘結剤および溶剤とを含有するセラミックペーストを塗布してセラミックパターンを形成する工程と、前記導体パターンおよび前記セラミックパターンが形成されたセラミックグリーンシートを複数積層する工程と、前記セラミックグリーンシートを積層方向に切断して電子部品本体成形体を形成する工程と、該電子部品本体成形体を焼成する工程とを具備することを特徴とする積層型電子部品の製法。
IPC (2件)：
H01G 4/32 311 ,  H05K 3/46
FI (2件)：
H01G 4/32 311 Z ,  H05K 3/46 H
Fターム (34件)：
5E082AA01 ,  5E082AB03 ,  5E082BB01 ,  5E082BC38 ,  5E082BC39 ,  5E082EE04 ,  5E082EE23 ,  5E082EE35 ,  5E082FF05 ,  5E082FG04 ,  5E082FG06 ,  5E082FG26 ,  5E082FG46 ,  5E082GG28 ,  5E082LL02 ,  5E082MM22 ,  5E082MM24 ,  5E082PP03 ,  5E346AA12 ,  5E346AA15 ,  5E346AA32 ,  5E346AA38 ,  5E346BB01 ,  5E346CC17 ,  5E346CC31 ,  5E346DD02 ,  5E346DD03 ,  5E346DD34 ,  5E346EE24 ,  5E346EE30 ,  5E346GG06 ,  5E346GG07 ,  5E346GG08 ,  5E346HH11
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM