特許
J-GLOBAL ID：200903020490317372
キャッシュメモリを有する電子計算機
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-227617
公開番号（公開出願番号）：特開平8-095861
出願日： 1994年09月22日
公開日（公表日）： 1996年04月12日
要約：
【要約】【目的】キャッシュフラッシュ動作中に発生したMPUからの処理要求を実行することを可能にする。【構成】キャッシュメモリ18aを管理するステータスとして、有効ビットV、ダーティビットDを用いて管理を行なうものであって、キャッシュステータスを検査して、データが更新されたキャッシュブロックのデータをメモリエレメント12に書き戻すキャッシュフラッシュを実行すると共に、キャッシュフラッシュ中であることを表すフラッシュ実行通知DF、及びMPU16aからのアクセス要求に応じてキャッシュフラッシュを中断していることを表すフラッシュ中断通知AFを行なうフラッシュオペレーションブロック58を備え、フラッシュ実行中にMPU16aによりアクセス要求があった場合に、キャッシュフラッシュを中断してMPU16aによるアクセス処理を実行可能にする。
請求項（抜粋）：
演算処理を行なう処理手段と、前記処理手段によって用いられる複数のキャッシュブロックに分割されたキャッシュメモリと、前記キャッシュメモリを制御するキャッシュ制御手段とを備えたプロセッサエレメントが、前記処理手段により扱われる命令及びデータを格納するメモリエレメントとシステムバスを介して接続された電子計算機において、前記キャッシュ制御手段は、前記キャッシュメモリを管理するステータスとして、キャッシュブロックに有効なデータがあることを示す有効ビットV、キャッシュブロックに格納されているデータが更新されていることを表すダーティビットDを用いて管理を行なうものであって、前記処理手段からの特殊命令に応じて、全キャッシュブロックに関する前記キャッシュステータスを検査して、データが更新されたキャッシュブロックのデータを前記メモリエレメントに書き戻すキャッシュフラッシュを実行すると共に、キャッシュフラッシュ中であることを表すフラッシュ実行通知、及び前記処理手段からのアクセス要求によってキャッシュフラッシュを中断していることを表すフラッシュ中断通知を行なうフラッシュ手段を備え、前記フラッシュ手段は、前記フラッシュ実行通知がフラッシュ実行中を示す際に前記処理手段によりアクセス要求があった場合に、キャッシュフラッシュを中断してフラッシュ中断通知を行ない、前記処理手段によるアクセス処理を実行可能にすることを特徴とする電子計算機。
引用特許：
前のページに戻る
