特許
J-GLOBAL ID：200903020586202991
電界放出ディスプレイにおける電荷の蓄積を低減する方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
大貫 進介 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-540555
公開番号（公開出願番号）：特表2002-509295
出願日： 1999年01月07日
公開日（公表日）： 2002年03月26日
要約：
【要約】電界放出ディスプレイ(100)において電荷の蓄積を低減する方法は、複数の電子エミッタ(114)に電子(132)を放出させて、電界放出ディスプレイ(100)の陽極(124)における電位を低減する段階を含む。陽極(124)において電位が低減されると、電子(132)が、スペーサ(130)の正の静電帯電表面(129)を中和する。陽極電位は、電圧源(126)と直列に配置された抵抗器(127)を、陽極(124)に接続する形で設けることによって降下される。陽極電位は、電子エミッタ(114)に電子を同時に放出させて、陽極(124)においてプルダウン電流(128)を発生することによって低減される。陽極(124)の電圧は、十分な電子(132)の流れを帯電表面(129)に引きつけて中和を生じる値に低減される。
請求項（抜粋）：
電界放出ディスプレイにおいて、電荷の蓄積を低減する方法であって: 前記電界放出ディスプレイ内に、制御可能な正電位を発生する段階; 前記電界放出ディスプレイ内に、正の静電帯電表面を設ける段階; 前記電界放出ディスプレイ内の電子エミッタに、電子放出を起こさせる段階;および、 前記制御可能な正電位を調整して、電子が、前記正の静電帯電表面により受け取られるようにし、これにより、前記正の静電帯電表面を中和させる段階; によって構成されることを特徴とする方法。
IPC (4件)：
G09G 3/22
, G09G 3/20 624
, H01J 29/87
, H01J 31/12
G09G 3/22 E
, G09G 3/20 624 Z
, H01J 29/87
, H01J 31/12 C
5C032AA01
, 5C032CD06
, 5C036EF01
, 5C036EF06
, 5C036EG02
, 5C036EG50
, 5C080AA08
, 5C080AA18
, 5C080BB05
, 5C080CC03
, 5C080DD09
, 5C080DD30
, 5C080FF07
, 5C080HH17
, 5C080JJ04
, 5C080JJ06
