特許

J-GLOBAL ID：200903020590247304

相補的な二つのプログラムされたデュアルビット基準セルの電圧の平均化に基づく基準電圧発生システム及び方法

発明者： ヴァンバスカーク,マイケル,エー ,  ハミルトン,ダーレーン,ジー ,  チェン,パウ-リン ,  クリハラ,カズヒコ
出願人/特許権者： アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ,  富士通株式会社
代理人 (1件)： 片山 修平
公報種別：公表公報
出願番号（国際出願番号）：特願2003-585104
公開番号（公開出願番号）：特表2005-526341
出願日： 2003年03月03日
公開日（公表日）： 2005年09月02日
要約：

メモリ装置内のマルチビットメモリセル(10)を適切に読むシステム及び方法が提供される。第1の基準セル(70)及び第2の基準セル(72)は平均ダイナミック基準値を決めるため使用される。平均ダイナミック基準値は、基準セル(70)のプログラムされたビットを読み出し、平均ダイナミック基準値を決めるため第2の基準セル(72)のプログラムされていないビット、又は、消去されたビットを読み出すことにより決定される。平均ダイナミック基準値はデータセルがプログラムされた状態とプログラムされていない状態の何れであるかを決めるため利用可能である。

請求項（抜粋）：

平均ダイナミック基準値を決めるため、第1のマルチビット基準セル(70)からプログラムされたビット値を読み出し、第2のマルチビット基準セル(72)からプログラムされていないビット値を読み出す基準コンポーネント(46)と、 少なくとも一つのマルチビットデータセルのビットがプログラムされた状態とプログラムされていない状態の何れであるかを決定しやすくするため、平均ダイナミック基準値を利用する比較コンポーネント(104)と、 を含むマルチビットメモリシステム(40)。

IPC (3件)：

G11C16/06 ,  G11C16/02 ,  G11C16/04

FI (3件)：

G11C17/00 634E ,  G11C17/00 641 ,  G11C17/00 621

Fターム (23件)：

5B125BA08 ,  5B125CA19 ,  5B125CA28 ,  5B125DA02 ,  5B125DA09 ,  5B125DB02 ,  5B125DC03 ,  5B125EA01 ,  5B125EA04 ,  5B125EB02 ,  5B125EB04 ,  5B125EB05 ,  5B125EC02 ,  5B125EC08 ,  5B125ED02 ,  5B125EF05 ,  5B125EF09 ,  5B125EJ08 ,  5B125EJ09 ,  5B125EJ10 ,  5B125FA01 ,  5B125FA06 ,  5B125FA07

引用特許：

審査官引用 (2件)

• 特表平4-507320
  
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平11-127828   出願人：日本電気株式会社