特許

J-GLOBAL ID：200903020615434325

シミュレーション方法およびエミュレーション方法

発明者： 楢原 英俊
出願人/特許権者： 松下電器産業株式会社
代理人 (8件)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  手島 勝 ,  藤田 篤史
公報種別：公開公報
出願番号（国際出願番号）：特願2002-355819
公開番号（公開出願番号）：特開2004-192062
出願日： 2002年12月06日
公開日（公表日）： 2004年07月08日
要約：

【課題】ハードウェア記述言語検証時のソースコードカバレッジ測定において、シミュレーション実行処理が逐次処理である為、機能的に実行されないはずの行が瞬間的に実行され、不当に網羅性の高いカバレッジ結果が出力されるという問題があった。【解決手段】ハードウェア記述の記述ブロック単位に実行行履歴を記録し、同一時刻に同じ記述ブロックが実行された場合、同一時刻の前回の実行履歴を消去する工程を有し、カバレッジ測定時の誤カウントを防止する。【選択図】図1

請求項（抜粋）：

記述ブロック単位に実行行履歴を記録する工程を有し、同一時刻に同じ記述ブロックが実行された場合、同一時刻の前回の実行行履歴を消去する工程を有するシミュレーション方法。

IPC (2件)：

G06F17/50 ,  G06F19/00

FI (2件)：

G06F17/50 672F ,  G06F19/00 110

Fターム (3件)：

5B046AA08 ,  5B046BA03 ,  5B046JA04

引用特許：

審査官引用 (2件)

• テスト容易化検証システム
  公報種別：公開公報   出願番号：特願平11-015874   出願人：日本電気アイシーマイコンシステム株式会社
• 特開平4-184681