特許
J-GLOBAL ID：200903032111708406
テスト容易化検証システム
発明者：
出願人/特許権者：
代理人 (1件)：
岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平11-015874
公開番号（公開出願番号）：特開2000-215225
出願日： 1999年01月25日
公開日（公表日）： 2000年08月04日
要約：
【要約】【課題】 検証対象のソースコードを修正することなく、入力するテストパタンにより入力から出力までのデータの伝搬を調べることによりレジスタトランスファレベルの機能記述においてテスト容易化を検証する。【解決手段】 コード解析部11は、ソースコード21を解析し、ソースコード21中の観測する信号を抽出したダンプリスト31と、入力端子から出力端子への経路をソースコード21の機能記述から抽出した経路リスト32を生成する。モニタ生成部12は、ダンプリスト31を入力としてシミュレーション中に観測する信号を記述したダンプモニタ用ソースコード33を生成する。シミュレータ40にテストパタン22を読み込みシミュレーションを実行する。ダンプモニタ用ソースコード33に従ってダンプデータ34を出力する。評価部13に経路リスト32とダンプデータ34を読み込み、評価結果35を出力する。
請求項（抜粋）：
ソースコードの文法を解析し、ソースコード中の観測する信号を抽出したダンプリストと、入力端子から出力端子への経路をソースコードの機能記述から抽出した経路リストとを生成するコード解析部と、ダンプリストを入力データとしてシミュレーション中に観測すべき信号を記述したダンプモニタ用ソースコードを生成するモニタ生成部と、前記ソースコード、テストパタンおよびダンプモニタ用ソースコードを読み込み、シミュレーションを実行後にダンプデータを生成するシミュレータと、前記ダンプデータと経路リストを読み込み、変化のない信号を抽出した結果を評価結果として出力する評価部とを備え、検証対象のソースコードを修正することなく、レジスタトランスファレベルによる機能記述において入力から出力までのデータ変化の伝搬を検証することを特徴とするテスト容易化検証システム。
IPC (2件)：
FI (3件)：
G06F 15/60 672 F
, G01R 31/28 F
, G06F 15/60 670 G
2G032AA00
, 2G032AC08
, 5B046AA08
, 5B046BA09
, 5B046JA05
