特許

J-GLOBAL ID：200903020707321810

炭化ケイ素水平チャネルの緩衝ゲート用半導体ディバイス

発明者： シング,ランビル
出願人/特許権者： クリー インコーポレイテッド
代理人 (1件)： 奥山 尚一 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-559600
公開番号（公開出願番号）：特表2002-520857
出願日： 1999年06月08日
公開日（公表日）： 2002年07月09日
要約：

【要約】ゲートにバイアスが印加されないときに、「ピンチオフ」のゲート領域を創出するために、半導体のゲート層及び埋込みのベース領域を利用することによって、ゲートの絶縁体がなくて済む炭化ケイ素チャネルの半導体ディバイスを提供する。本発明の特定の実施の形態においては、これらの半導体ディバイスは、第1の伝導形の、第1の面と中にチャネル領域とを有する炭化ケイ素のドリフト層を備えている。チャネル領域を規定するために、炭化ケイ素のドリフト層内に、第2の伝導形の半導体材料の埋込みベース領域が提供される。炭化ケイ素のドリフト層のチャネル領域に隣接した、炭化ケイ素のドリフト層の第1の面上に、第2の伝導形の半導体材料のゲート層が形成される。ゲート接点も、ゲート層上に形成することができる。トランジスタ及びサイリスタの両方を提供することができる。

請求項（抜粋）：

炭化ケイ素チャネルの半導体ディバイスであって、 第1の伝導形の、第1の面を有する炭化ケイ素のドリフト層と、 前記炭化ケイ素のドリフト層内の第2の伝導形の半導体材料の、チャネル領域を規定するための埋込みベース領域と、 前記炭化ケイ素のドリフト層の前記チャネル領域に隣接し電気的に接触する前記炭化ケイ素のドリフト層の前記第1の面上の、第2の伝導形の半導体材料のゲート層と、 前記ゲート層上のゲート接点と、を備えることを特徴とする炭化ケイ素チャネルの半導体ディバイス。

IPC (3件)：

H01L 21/337 ,  H01L 29/808 ,  H01L 29/74

FI (2件)：

H01L 29/80 C ,  H01L 29/74 F

Fターム (12件)：

5F005AA03 ,  5F005AB03 ,  5F005AC02 ,  5F005AF01 ,  5F005AF02 ,  5F005BA01 ,  5F005GA01 ,  5F102GB04 ,  5F102GC07 ,  5F102GD04 ,  5F102GJ02 ,  5F102GL02

引用特許：

審査官引用 (2件)

• 炭化けい素縦型FET
  公報種別：公開公報   出願番号：特願平7-183721   出願人：富士電機株式会社
• 横ゲート縦ドリフト領域トランジスタ
  公報種別：公開公報   出願番号：特願平9-210097   出願人：モトローラ・インコーポレイテッド