特許

J-GLOBAL ID：200903031267554127

炭化けい素縦型FET

発明者： 上野 勝典
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平7-183721
公開番号（公開出願番号）：特開平9-036359
出願日： 1995年07月20日
公開日（公表日）： 1997年02月07日
要約：

【要約】【目的】トレンチにゲート電極が埋め込まれた形のSiC(炭化けい素)トレンチMOSFETにおいて、可制御電流の増大、アバランシェ耐量の増大と、オン抵抗の低減を図る。【構成】MOSFETのトレンチ15近傍を除くpベース層13内に、pベース層13より不純物濃度の高いp+ 埋め込み領域20を形成することによって、pベース層13の実質的な抵抗を下げ、可制御電流を増大させる。また、トレンチ35の底部より下方に、p+ 埋め込み領域40を形成することによって、電圧印加時の空乏層の広がりを促し、ゲート絶縁膜の絶縁破壊を防止し、アバランシェ耐量を向上させる。また、p+ 埋め込み領域50を欠く部分のn- ベース層上にショットキー電極47を設けて、縦型MESFETとする。

請求項（抜粋）：

第一導電型の炭化ケイ素半導体サブストレート上にエピタキシャル成長法により順に形成されたサブストレートより不純物濃度の低い炭化ケイ素の第一導電型ドリフト層と炭化ケイ素の第二導電型ベース層と、その第二導電型ベース層の表面層の一部に形成された第一導電型ソース領域と、その第一導電型ソース領域の表面から第一導電型ドリフト層に達するトレンチとを有し、そのトレンチ内にゲート絶縁膜を介して電圧を印加するゲート電極を備えるものにおいて、第二導電型ベース層より不純物濃度が高く、トレンチ近傍部分を欠く第二導電型領域を有することを特徴とする炭化けい素縦型FET。

FI (4件)：

H01L 29/78 652 D ,  H01L 29/78 652 T ,  H01L 29/78 652 H ,  H01L 29/78 653 A

引用特許：

審査官引用 (3件)

• 特開昭52-113685
  
• 炭化けい素MOSFETの製造方法
  公報種別：公開公報   出願番号：特願平4-301439   出願人：富士電機株式会社
• 半導体装置
  公報種別：公開公報   出願番号：特願平5-042467   出願人：松下電工株式会社