特許
J-GLOBAL ID：200903020764636852
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
藤島 洋一郎
公報種別：公開公報
出願番号（国際出願番号）：特願平10-117330
公開番号（公開出願番号）：特開平11-307628
出願日： 1998年04月27日
公開日（公表日）： 1999年11月05日
要約：
【要約】【課題】 多層配線構造の作製プロセスにおいて、リソグラフィにおける合わせずれが生じた場合でも、下層の配線層と接続部との接触面積を確保でき、上下の配線層間での高いコンタクト信頼性を得ることができる半導体装置およびその製造方法を提供する。【解決手段】 下部配線層16および層間絶縁膜14上に積層された接続孔形成用エッチングストッパ層17,層間絶縁膜18,配線溝形成用エッチングストッパ層19および層間絶縁膜20を選択的に除去して配線溝32を形成した後、層間絶縁膜14の中間深さの位置まで達すると共に下部配線層16の上面16aおよび側壁面16bの一部が露出するように接続孔31を形成する。その後、接続孔31および配線溝32の内部に連続して銅(Cu)などの導電性材料を埋め込むことにより、接続孔31の内部には接続部(ビアプラグ)21を、配線溝32の内部には上部配線層22をそれぞれ形成する。
請求項（抜粋）：
2以上の配線層を互いに層間絶縁膜を介して上下方向に積層した多層配線構造を有する半導体装置において、多層配線のうちの1の配線層を構成する第1の配線層と、この第1の配線層の上方位置に配設された第2の配線層と、前記第1の配線層の上面および側壁面との接触面を有し、第1の配線層と第2の配線層とを電気的に接続させる接続部とを備えたことを特徴とする半導体装置。
引用特許：
前のページに戻る
