特許
J-GLOBAL ID:200903020836787117
検証装置および検証方法
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願2004-166615
公開番号(公開出願番号):特開2005-346517
出願日: 2004年06月04日
公開日(公表日): 2005年12月15日
要約:
【課題】 LSI開発において、多機能、複雑かつ大規模な論理の検証を加速し、不良の早期摘出と検証効率の飛躍的改善を実現することができる技術を提供する。【解決手段】 検証対象の論理回路を含むプログラム可能なFPGA11a,11bと、前記論理回路のテストプログラム17を乱数に基づいて自動生成するRTG16と、テストプログラム17が格納されるメモリ12a,12bと、モニタプログラムを含むモニタ13と、FPGA11a,11bおよびメモリ12a,12bとモニタ13との間でデータの送受信を行うI/Oインターフェース14a,14bとを備え、テストプログラム17を自動実行して前記論理回路の論理検証を行う。【選択図】 図1
請求項(抜粋):
検証対象の論理回路を含むプログラム可能な論理素子と、
前記論理回路のテストプログラムを自動生成するテストプログラム生成プログラムと、
前記テストプログラムが格納されるメモリと、
モニタプログラムを含むモニタと、
前記論理素子および前記メモリと前記モニタとの間でデータの送受信を行うI/Oインターフェースとを有し、
前記テストプログラムを自動実行して前記論理回路の論理検証を行うことを特徴とする検証装置。
IPC (5件):
G06F17/50
, G01R31/28
, G01R31/3183
, H01L21/82
, H03K19/173
FI (7件):
G06F17/50 664P
, G06F17/50 670G
, H03K19/173 101
, G01R31/28 Q
, G01R31/28 F
, H01L21/82 T
, H01L21/82 A
Fターム (28件):
2G132AA02
, 2G132AB01
, 2G132AC03
, 2G132AC10
, 2G132AC12
, 2G132AG05
, 2G132AG14
, 2G132AL09
, 2G132AL12
, 2G132AL35
, 5B046AA08
, 5B046BA03
, 5B046JA01
, 5F064AA08
, 5F064BB02
, 5F064BB03
, 5F064BB04
, 5F064BB09
, 5F064BB12
, 5F064BB31
, 5F064DD32
, 5F064HH08
, 5F064HH09
, 5F064HH10
, 5J042BA01
, 5J042BA11
, 5J042CA20
, 5J042DA05
引用特許:
出願人引用 (1件)
審査官引用 (4件)
-
特開平4-216174
-
論理検証装置
公報種別:公開公報
出願番号:特願平10-065956
出願人:三菱電機株式会社
-
特開平3-006747
前のページに戻る