特許
J-GLOBAL ID：200903029104482140
LSI開発における検証方式
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平7-182628
公開番号（公開出願番号）：特開平9-036237
出願日： 1995年07月19日
公開日（公表日）： 1997年02月07日
要約：
【要約】【目的】 LSI開発における回路機能の検証作業の方法に関し、EWSまたはCAD上で作成したLSIの回路情報を基にしてハードシミュレーション用のブレッドボードの LSI回路を作成するが、其れを動作させる周辺回路の作成には特に時間と費用とを掛けず、全体の検証作業が自動的に行われるLSI開発の検証方法の提供を目的とする。【構成】 ソフトシミュレーションの検証結果のデータを、所定フォーマットに変換してROMに展開し、其のROMの出力をハードシミュレーション用のブレッドボードの LSI回路のテストデータとし、其のハードの検証結果をRAMに格納し、其れを読出した出力をソフトシミュレーションのテストデータとしてハードシミュレーション用のブレッドボードの LSI回路の検証作業が閉ループで自動的に行われるように構成する。
請求項（抜粋）：
EWS又はCAD上で作成された回路情報から得た回路情報(FTDL)を基にし,ハードシミュレーション用としてブレッドボード内に作成したLSIの回路情報と等価なLSI回路部の動作の検証方式において、前記回路情報を基にしたソフトシミュレーションのテストデータによる検証モデルに対する検証結果のデータ(FTDL)を所定フォーマットに変換し予め書き込んだROMと、其のROMの読出しデータを前記ハードシミュレーション用として作成したLSI回路部のテストデータとして其の動作を検証し該LSI回路部の検証結果のデータを書込み読み出すRAMとを具え、其のRAMの読出しデータを所定のフォーマットに変換し前記ソフトシミュレーションのテストデータとする事により、前記ハードシミュレーション用としてブレッドボード内に作成したLSI回路部の動作の検証作業が前記ROMとRAMとにより、閉じたループで自動的に行われるようにしたことを特徴とするLSI開発における検証方式。
IPC (5件)：
H01L 21/82
, G01R 31/28
, G06F 17/50
, H01L 27/04
, H01L 21/822
H01L 21/82 T
, G01R 31/28 F
, G01R 31/28 D
, G06F 15/60 664 M
, H01L 21/82 D
, H01L 27/04 A
