半導体記憶回路

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-282306
公開番号（公開出願番号）：特開平10-125805
出願日： 1996年10月24日
公開日（公表日）： 1998年05月15日
要約：

【要約】【課題】ダミーセル領域を無くし、周辺回路とダミーセル領域を小さくする事により、チップサイズを縮小させる。【解決手段】周辺回路をメモリセル形状と同一形状にし、周辺回路でダミーセルの役割をもたせることによって、ダミーセル領域を無くしチップサイズを縮小させている。

請求項（抜粋）：

半導体基板の表面上に、行・列両方向にアレイ状に配置された複数のメモリセルとこれらメモリセルを列ごとに共通にそれぞれ接続する複数のディジット線対および行ごとに共通にそれぞれ接続するワード線とを含むメモリセルアレイと、前記ディジット線対の各々にディジット線対の一端で接続され活性化信号に応じて前記ディジット線対をチャージするチャージ回路とを備える半導体記憶回路において、前記チャージ回路のフィールドの平面配置形状は前記メモリセルのフィールドの平面配置形状と同一形状であり、前記チャージ回路のトランジスタの平面配置形状は前記メモリセルのトランジスタの平面配置形状と同一形状であることを特徴とする半導体記憶回路。

IPC (3件)：

H01L 21/8244 , H01L 27/11 , G11C 11/41

FI (2件)：

H01L 27/10 381 , G11C 11/34 345

引用特許：

審査官引用 (1件)

半導体メモリ
公報種別：公開公報出願番号：特願平8-280546 出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社

前のページに戻る