特許
J-GLOBAL ID：200903020895646373
薄膜コンデンサおよびコンデンサ基板
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願2001-023175
公開番号（公開出願番号）：特開2002-231575
出願日： 2001年01月31日
公開日（公表日）： 2002年08月16日
要約：
【要約】【課題】実装が容易でかつ積層化が容易な低インダクタンス構造を有する薄膜コンデンサを提供する。【解決手段】誘電体層1の下面に第1電極層2を上面に第2電極層3を形成してなる容量発生領域A、B、Cを所定間隔を置いて並置し、該容量発生領域A、B、Cのそれぞれの間に、第1電極層2どうしを接続する複数の第1端子電極層4と、第2電極層3どうしを接続する複数の第2端子電極層5とを交互に所定間隔を置いて複数個設けるとともに、第1端子電極層と第2端子電極層とのピッチをY(mm)および容量発生領域の片側の間隔に設けられる端子電極層の数をn(個)とした時、1/10 < 2(n-1)/(273×Y+35)の範囲である。
請求項（抜粋）：
誘電体層の下面に第1電極層を上面に第2電極層を形成してなる容量発生領域を所定間隔をおいて3領域並置し、該容量発生領域のそれぞれの間に、前記第1電極層どうしを接続する複数の第1端子電極層と、前記第2電極層どうしを接続する複数の第2端子電極層とを交互に所定間隔を置いて複数個設けるとともに、前記中央に位置する容量発生領域の一側間隔に設けられた前記第1端子電極層と他側間隔に設けられた前記第1端子電極層とを実質的に対向して設け、かつ前記中央に位置する容量発生領域の一側間隔に設けられた前記第2端子電極層と他側間隔に設けられた前記第2端子電極層とを実質的に対向して設けた薄膜コンデンサにおいて、前記中央に位置する容量発生領域の一側間隔における互いに隣接しあう第1端子電極層と第2端子電極層とのピッチY(mm)、および第1端子電極層と第2端子電極層の合計数n(個)とした時、1/10 < 2(n-1)/(273×Y+35)の範囲を満たすことを特徴とする薄膜コンデンサ。
Fターム (8件)：
5E082AA01
, 5E082AB01
, 5E082BC30
, 5E082EE05
, 5E082EE23
, 5E082FG03
, 5E082FG42
, 5E082JJ27
