特許
J-GLOBAL ID：200903021052007375

入出力制御装置

発明者：
加藤 匡史

加藤 匡史 について

, 
大村 英明

大村 英明 について

, 
久保田 裕美

久保田 裕美 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 長澤 俊一郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-167483
公開番号（公開出願番号）：特開2001-344154
出願日： 2000年06月05日
公開日（公表日）： 2001年12月14日
要約：
【要約】【課題】 全てのキャッシュメモリを有効に使用することができ、増設単位を1つとすることができる入出力制御装置を提供すること。【解決手段】 キャッシュメモリ正常時には、処理装置からのライト要求に対して、正常時の上記構成情報に基づきデータを各キャッシュメモリ1-1〜1-nに書き込んだ後、ライト要求の完了応答を返し、キャッシュメモリ上のライトデータをライト完了応答と非同期で1乃至複数のディスク装置2に書き出す。また、キャッシュメモリに障害が発生した場合は、障害が発生したキャッシュメモリが担当していた領域に書き出すライドデータを、残りのキャッシュメモリで分担する。さらに、キャッシュメモリを増設する場合には、増設時の構成情報に基づきデータを移動させた後、増設後の構成情報により処理装置からのライト要求に対してデータをキャッシュメモリに書き込む。
請求項（抜粋）：
n(n>2)個のキャッシュメモリを備え、処理装置からのライト要求に対してデータをキャッシュメモリに書き込んだ後、ライト要求の完了応答を返し、キャッシュメモリ上のライトデータをライト完了応答と非同期で1乃至複数のディスク装置に書き出す入出力制御装置であって、キャッシュメモリの構成情報として、1乃至複数のディスクの領域をキャッシュメモリの個数nに分割し、ディスクのk(k=1〜n)番目の領域に書き出すライトデータの1次データと2次データを、それぞれk番目のキャッシュメモリとk番目のキャッシュメモリ以外のキャッシュメモリに順次割り当てた構成情報を設定することを特徴とする入出力制御装置。
IPC (10件)：
G06F 12/08 557 ,  G06F 12/08 501 ,  G06F 12/08 511 ,  G06F 12/08 541 ,  G06F 3/06 302 ,  G06F 3/06 306 ,  G06F 3/06 540 ,  G06F 12/16 310 ,  G06F 12/16 ,  G06F 13/00 301
FI (10件)：
G06F 12/08 557 ,  G06F 12/08 501 F ,  G06F 12/08 511 Z ,  G06F 12/08 541 C ,  G06F 3/06 302 A ,  G06F 3/06 306 B ,  G06F 3/06 540 ,  G06F 12/16 310 J ,  G06F 12/16 310 E ,  G06F 13/00 301 K
Fターム (28件)：
5B005JJ01 ,  5B005KK15 ,  5B005MM12 ,  5B005PP02 ,  5B005PP03 ,  5B005VV11 ,  5B005WW11 ,  5B018GA04 ,  5B018HA04 ,  5B018MA03 ,  5B018QA16 ,  5B065BA01 ,  5B065CA15 ,  5B065CC08 ,  5B065CE12 ,  5B065CE14 ,  5B065CH02 ,  5B065EA18 ,  5B083AA08 ,  5B083AA09 ,  5B083BB03 ,  5B083CC04 ,  5B083CD11 ,  5B083DD08 ,  5B083DD09 ,  5B083EE06 ,  5B083EF11 ,  5B083GG04
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM